SU1081804A1 - Делитель частоты с переменным коэффициентом делени - Google Patents
Делитель частоты с переменным коэффициентом делени Download PDFInfo
- Publication number
- SU1081804A1 SU1081804A1 SU823508588A SU3508588A SU1081804A1 SU 1081804 A1 SU1081804 A1 SU 1081804A1 SU 823508588 A SU823508588 A SU 823508588A SU 3508588 A SU3508588 A SU 3508588A SU 1081804 A1 SU1081804 A1 SU 1081804A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- trigger
- input
- pulse counter
- output
- flip
- Prior art date
Links
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
Abstract
ДЕЛИТЕЛЬ ЧАСТОТЫ С ПЕРЕЖННЫМ КОЭФ«№ЩЕНТОМ ДЕЛЕНИЯ, содержащий счетчик импульсов, вентили управлени , элемент совпадени и D-триггер , информационный вход которого соединен с выходом элемента совпадени , первый вход которого подклк ен к пр мому выходу второго триггера счетчика импульсов, а остальные к инверсным выходам третьего и последующих триггеров счетчика импульсов, вход синхронизации первого триггера счетчика импульсов подключен к шине входного тактового сигнала, вход установки в нуль второго и входы установки в единицу четвертого и после .дующих триггеров счетчика импульсов соединены с выходами соответствующих -вентилей управлени , первые входы ,-- -- -- -Т .-j Ч.ГЬ1..;Й,:,М ..; if... -« W и -;.,,,: :,,.,j3 ii&ilB,(A которых соединены с соответствующими шинами кода управлени , отличающийс тем, что, с целью повьшеии быстродействи , в него введены дополнительный D-триггер и два инвертора, причем вход синхронизации дополнительного D-триггера соединен с входом синхронизации первого триггера счетчика.импульсов, вход установки в нуль г с naiHoft кода управлени первого триггера счетчика импульсов, а инверсный выход - с входом установки в нуль первого триггера счетчика импульсов, пр ь«е выходы первого триггера счетчика импульс сов и D-триггера подключены к инфор S мационному входу дополнительного (Л D-триггера, инверсный выход первого с триггера счетчика импульсов соединен с входом первого инвертора, выход которого подключен к входам синхронизации второго триггера счетчика импульсов и D-триггера, инверсный выход которого соединен с входом второго инвертора, выход которого подключен к вторым входам вентилей X X) управлени и выходной шине, а вход установки в нуль третьего триггера счетчика импульсов соединен с выходом соответствующего вентил управ лени .
Description
г
Изобретение относитс к импульсной технике, в частности к устройствам автоматики, телемеханики, вычислительной и измерительной техники, и может быть использовано в синтезатора-х частот, в цифровых системах автоподстройки частоты, в измерительной аппаратуре.
Известен делитель частоты с переменным коэффициентом делени , содер жащий оинхронный счетчик импульсов на 1К-триггерах, тактовые входы кото .рых соединены с шиной входных тактовых импульсов, а установочные входы (К-входы) - с вентилйми управлени , первые входы которых соединены с соответствующими тинами кода управлени , а вторые входы - с выходом инвертора, вход которого соединен с выходом элемента совпадени , первый и ВТО-рой входы которого соединены соответственно с пр мым выходом последнего и инверсным выходом предпоследнего триггеров счетчика импульсов l .
Недостаток данного устройства состоит в том, что он имеет ограниченное быстродействие, определ емое временными задержками элементов совпадени и управлени и быстродействием 1К-триггеров, которое (при прочих равных услови х) ниже, чем у D-триггеров, имеющих более простую структуру.
Наиболее близким к изобретению по технической сущности вл етс делитель частоты с переменным коэффициентом делени , содержащий счетчик импульсов, вентили управлени , элемент совпадени , D-триггер, шну входного тактового сигнала, шины код зшравлени и выходную шину, причем пр мой выход каждого предыдзпдего триггера счетчика импульсов соединен с входом синхронизации последукщего триггера, входы установки в нуль первого и второго триггеров счетчика импульсов подключены к выходам первого и второго вентилей управлени , а зходы установки в единицу третьего и последующих триггеров счетчика импульсов - к выходам третьего и последующих вентилей управлени , первые входы вентилей управлени соединены с щинами кода управлени , а вторые - с пр мым выходом D-триггера , информационный вход которого подключен к выходу элемента совпаде804 1
НИН, а вход синхронизации - к гаине входного тактового сигнала и к входу синхронизации первого триггера счетчика импульсов, пр мой выход которог и инверсные выходы последующих триггеров счетчика импульсов подключены к входам элемента совпадени . Известный делитель частоты с переменным коэффициентом делени позвол ет путем выбора Соответствующего кода управлени установить любой целочисленный коэффициент делени в пределах 2-2 +1, где п-число триггеров в счетчике 21 .
Однако быстродействие известного устройства ограничено и ниже быстродействи автономного триггера счетчика импульсов (практически в 1,3 1 ,5 раза).
Цель изобретени - повьшение быстродействи делител частоты с переменным коэффициентом делени .
Поставленна цель достигаетс тем, что в устройство, содержащее счетчик импульсов, вентили управле- : ни , элемент совпадени и D-триггер, информационньй вход которого соедине с выходом элемента совпадени , первый вход которого подключен к пр мому выходу второго триггера счетчика импульсов, а остальные - к инверсным выходам третьего и последующих триггеров счетчика импульсов, вход синхронизации первого триггера счетчика импульсов подключен к шине входного тактового сигнала, вход установки в нуль второго и входы установки в единицу четвертого и последующих триггеров счетчика импульсов соединены с выходами соответствуюпщх вентилей- управлени , первые входы которых соединены с соответствующими кода управлени , введены дополнительный 1 -триггер и два инвертора, причем вход синхронизации дополнительного р-триггера соединен с входом синхронизации первого триггера счетчика импульсов, вход установки в нуль - с шиной кода управлени первого триггера счетчика импульсов, а инверсный выход - с входом установки в нуль первого триггера счетчика-импульсов, пр мые выходы первого триггера счетчика импульсов и D-триггера подключены к информационному входу дополнительного D-триггера, инверсный выход первого TpHrrepia счетчика импульсов соединен с входом первого инвертора, выход которого подключен к входам синхронизации второго триггера счетчика импульсов и D-триггера, инверсный выход которого соединен с входом второго инвертора, выход которого подключен к вторым входам вентилей управлени и выходной шине, а вход установки в нуль третьего триггера счетчика импульсов соединен с выходом соответствующего вентил управлени . На фиг. 1 приведена структурна схема устройства; на фиг. 2 - временные диаграммы его работы при код установки 00...0,1 (младший разр д слева) Делитель частоты с переменным коэффициентом делени содержит счетчик 1 импульсов, выполненный на триггерах 2-1,...,2-N и первом инверторе 3, вентили 4-1,...4-(N-1 управлени , элемент 5 совпадени , D-триггер 6, дополнительный D-триггер 7, второй инвертор 8, шину 9 входного тактового сигнала шины 10 ...,10-N кода управлени и выходную шину 11. liHBepcHbrti выход триггера 2-1 через инвертор 3 соеданен с вхо дами синхронизации триггеров 2-2 и 6, пр мые выходы триггера 2-2 и последующих соединены соответственно с входами синхронизации триггера 2-3 и поеледующихJинформациейный вход D-триггёра 6 соединен с ш 1ходом элемента 5, первый вход которого соединен с пр мьм выходом триггера 2-2, а остальные - с инвер ными выходами последующих триггеров счетчика 1, инверсный выход D-триггера 6 через инвертор 8 соединен с шиной 11 и с входами вентилей 4-1., .4-(N-l ) , выхода которых подключены к входам установки в нуль (дл триггеров 2-2 и 2-3 счетчика 1) и к входам установки в единицу (дл триггеров 2-4, 2-5 и т.д.), пр мой выход 1 -триггера 6 соединен с пр мым выходом триггера 2-1 счетч ка 1 и с информационным входом допо нательного D-триггера 7, вход синхр низации которого соединен с входом синхронизации триггера 2-1 счетчика 1 и с шиной 9, вход установки в нул дополнительного D-триггера 7 соединен с шиной 10-1, а инверсный выхо с входом установки в нуль триггера 2- 1 счетчика 1. 044 Инверторы 3 и 8 предназначены дл реализации дополнительных выходов соответственно первого триггера 2-1 счетчика 1 и D-триггера 6, пр i-ibie выходы которых монтажно объединены дл выполнени логической функции ИЛИ (дл нулевых сигналов) При построении делител частоты с переменным коэффициентом делени предполагаетс , что единичный сигнал соответствует высокому уровйю напр жени , а нулевой - низкому независимо от пол рности напр жени . I Устройство работает следующим образом . При поступлении на шину 9 входного тактового сигнала (фиг. 2 а) счетчик 1 считывает импульсы до тех пор, пока его триггеры, начина с второго, не установ тс в состо ние 10,...,0. До этого момента на выходе элемента 5 и на пр мом выходе D-триггера 6 присутствует нулевой сигнал а на выходах вентилей управлени - сигналы, не оказывающие вли ние на работу счетчика 1. Выходной сигнал триггера 2-1 (фиг. 2 б), врем срабатывани которого tv. , поступает на вход синхронизации триггера 2-2 через врем , определ емое задержкой . сигнала в инверторе 3 (4иг. 2 в), Сигнал управлени первого (младшего) разр да счетчика 1 с шины 10-1 (фиг. 2 г) в первые моменты времени имеет нулевой уровень, в результате которого на инверсном выходе дополнительного D-триггера 7 присутствует единичный сигнал (фиг. 2 д) независимо от сигнала на информационном входе этого триггера. По заднему фронту первого импульса с выхода инвертора 3 (фиг. 2 в) второй и последующие триггеры счетчика 1, которые наход тс в единичных состо ни х, начинают последовательно друг за другом переходить в нулевые состо ни . Последний , шестой триггер 2-N счетчика 1 переходит в нулевое состо ние по истечении времени, равного временным задержкам (N-2)t-,p автономного триггера относительно заднего фронта выходного сигнала второго триггера 2-2 (фиг. 2 е и ж). Все триггеры имеют равные временные задержки, (фиг. 2), По заднему фронту второго импульса с выхода инвертора 3 (фиг 2 в).второй триггер 2-2 вновь переходит в единичное состо ние 5 ( фиг. 2 е), происходит опознание состо ни 10000 счетчика 1, начина с второго триггера 2-2, и на выход эпемента 5 через врем , определ ем задержкой сигнала в элементе, по в л етс единичный сигнал (фиг. 2). По заднему фронту третьего импульс с выхода инвертора 3 (фиг. 2 в) D-триггер 6 переходит в единичное состо ние (фиг. 2 и), так как на его информационном входе присутств ет единичный сигнал с выхода элеме та 5. В результате сигнал на инфор мационном входе дополнительного D-триггера 7 начинает повтор ть вы ходной сигнал триггера 2-1 счетчик 1 (фиг. 2 б и к). Сигнал управлени первого разр да счетчика (фиг. 2 г имеет единичное значение и не оказывает вли ни на работу дополнительного D-триггера 7. После перехода D-триггера 6 в единичное состо ние через врем , определ емое задержками сигнала в инверторе 8 .и вентиле управлени , с выходов вентилей управлени при наличии на их входах с шин 10-2,...,10-N единичных сигналов управлени вы- даютс сигналы (фиг. 2 л) на установочные входы соответствующих триг геров счетчика. Первый и второй три геры счетчика 1 устанавливаютс в нулевые состо ни , а последний (шестой) - в единичное состо ние (фиг. 2 б, е и ж). При наличии единичных сигналов управлени на шине 10-1 (фиг. 2 г) и на выходе D-триггёра 6 (фиг. 2 и) первьй триггер 2-t счетчика 1 устанавливаетс в нулевое состо ние, так как по заднему фронту импульса входного тактового сигнала дополнительный D-триггер 7 переходит в единичное состо ние, и нулевой сигнал с его инверсного выхода (фиг. 2 д), посту пающий на вход установки в нуль три гера 2-1 счетчика 1, блокирует .переход этого триггера по заднему (JipoHTy импульса входного тактового сигнала, наход щегос внутри интервала нулевого сигнала с инверсного 1 гхода дополнительного D-триггера 7 (фиг, 2 а и д), в единичное состо ние . При нулевом сигнале управлени на шине 10-1 триггер 2--1 счет чика 1 устанавливаетс в единичное состо ние, продолжа работать в реж ме счета, так как на инверсном выхо дополнительного И-триггера 7 посто04 нно присутствует единичный сигнал, не оказывающий вли ние на работу триггера 2-1 счетчика 1. Минимальный период 1 импульсов входного тактового сигнала (фиг. 2 а) определ ющий быстродействие всего устройства, равен минимальному периоду импульсов сигнала, поступающего на вход синхронизации первого триггера 2-1 счетчика 1 и определ ющего быстродействие автономного триггера, т.е. Тд,ц 2tTp , где t-jp - врем срабатывани триггера (врем перехода из одного состо ни в другое). Цикл работы триггера 2-1 счетчика 1 осуществл етс автономно от циклов работы последующих триггеров счетчика 1 и без дополнительных вентилей в цеп х его опознавани и установки, хот и согласованно с циклом работы остальных триггеров счетчика 1, и при минимальной нагрузке на его выходах, что позвол ет достичь реального предельного быстродействи делител частоты с переменным коэффициентом делени в целом. Таким образом, при сохранении простой структуры счетчика импульсов, цепей опознавани и установки за счет введени одного дополнительного D-триггера и двух инверторов устройство имеет реальное быстродействие, практически равное быстродействию входного (первого) триггера счетчика импульсов, выполненного на триггере разнообразных серий элементов, в т.ч. и самых быстродействующих. Триггеры счетного тракта устройства, начина с второго, работают на частотах в два и более раз меньших входной частоты, что позвол ет рочти в два раза снизить требовани к быстродействию ЭТИХ триггеров относительно входного (первого) триггера счетчика импульсов. При этом введение дополнительных логических элементов в схеме совпадени дл расширени числа входов в цепи опознавани не оказывает вли ни на быстродействие устройства в целом. В известном делителе быстродействие устройства менее быстродействи автономного триггера в 1,3 раза и более, а введение дополнительных логических элементов в цеп х установки и опознавани дл расшиТрени логических возможностей и увеличени нагрузочной способности (например, на выходе D-триггера в це71U8
ПИ опознавани ).снижают его еще более значительно. Так, при быстродействии первого триггера счетчика им-, пульсов в 200 МГц быстродействие известного устройства составл ет 5 140 МГц и менее, в то врем как быстродействие пред11 гаемого делител частоты с переменным коэффициентом делени остаетс практически равным 200 МГц. Диапазон коэффициентов делени - Ю составл ет 4-2(2 +1 )-И ,где п - число триггеров счетного тракта устройства.
$048
Делитель частоты с переменным коэффициентом делени отличаетс от известных серийно выпускаекых делите лей частоты 46-63 и Ф5093 более простой структурой и более высоким быстродействием . Диапазон входных частот прибора 46-63 составл ет 5 МГц, а прибора Ф5093 - 10 МГц. При применении быстродействугацих элементов (например , серии к 100) устройство позвол ет работать на частотах до 200 МГц.
Claims (1)
- ДЕЛИТЕЛЬ ЧАСТОТЫ С ПЕРЕМЕННЫМ КОЭФФИЦИЕНТОМ ДЕЛЕНИЯ, содержащий счетчик импульсов, вентили управления, элемент совпадения и D-триггер, информационный вход которого соединен с выходом элемента совпадения , первый вход которого подключен к прямому выходу второго триггера счетчика импульсов, а остальные - к инверсным выходам третьего и последующих триггеров счетчика импульсов, вход синхронизации первого триггера счетчика импульсов подключен к шине входного тактового сигнала, вход установки в нуль второго и входы установки в единицу четвертого и последующих триггеров счетчика импульсов соединены с выходами соответствующих • вентилей управления, первые входы которых соединены с соответствующими шинами кода управления, отличающийся тем, что, с целью повьапения быстродействия, в него введены дополнительный D-триггер и два инвертора, причем вход синхронизаций дополнительного D-триггера соединен с входом синхронизации первого триггера счетчика импульсов, вход установки в нуль г с шиной кода управления первого триггера счетчика импульсов, а инверсный выход - с входом установки в нуль первого триг гера счетчика импульсов, прямее вы ходы первого триггера счетчика импульсов и D-триггера подключены к инфор мационному входу дополнительного D-триггера, инверсный выход первого триггера счетчика импульсов соединен с входом первого инвертора, выход которого подключен к входам синхронизации второго триггера счетчика импульсов и D-триггера, инверсный выход которого соединен с входом второго инвертора, выход которого подключен к вторым входам вентилей управления и выходной шине, а вход установки в нуль третьего триггера счетчика импульсов соединен с выходом соответствующего вентиля управления .1081804 '
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823508588A SU1081804A1 (ru) | 1982-11-03 | 1982-11-03 | Делитель частоты с переменным коэффициентом делени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823508588A SU1081804A1 (ru) | 1982-11-03 | 1982-11-03 | Делитель частоты с переменным коэффициентом делени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1081804A1 true SU1081804A1 (ru) | 1984-03-23 |
Family
ID=21034690
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823508588A SU1081804A1 (ru) | 1982-11-03 | 1982-11-03 | Делитель частоты с переменным коэффициентом делени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1081804A1 (ru) |
-
1982
- 1982-11-03 SU SU823508588A patent/SU1081804A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Лейнов 11.Л. и др. Цифровые делители частоты на логических элементах. М., Энерги , 1975, с. 107. 2. Авторское свидетельство СССР 85178Ь кл. Н 03 К 21/36, 25.10,79 (йрототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4041403A (en) | Divide-by-N/2 frequency division arrangement | |
KR890017866A (ko) | 필터회로 | |
SU1081804A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU1213540A1 (ru) | Делитель частоты с нечетным коэффициентом делени | |
SU1070694A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU671034A1 (ru) | Делитель частоты импульсов на семь | |
SU1115239A2 (ru) | Делитель частоты следовани импульсов с переменным коэффициентом делени | |
SU684710A1 (ru) | Фазоимпульсный преобразователь | |
SU1233271A1 (ru) | Многоканальное устройство дл временного разделени импульсных сигналов | |
SU1007189A1 (ru) | Устройство дл временного разделени импульсных сигналов | |
SU1529444A1 (ru) | Двоичный счетчик | |
SU1256199A2 (ru) | Делитель частоты на три | |
SU1457160A1 (ru) | Управл емый делитель частоты | |
SU1140248A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU678673A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU1115238A1 (ru) | Управл емый делитель частоты следовани импульсов | |
SU1491308A1 (ru) | Импульсный ключ с запоминанием сигнала управлени | |
SU1056467A1 (ru) | Делитель частоты следовани импульсов с переменным коэффициентом делени | |
SU1172004A1 (ru) | Управл емый делитель частоты | |
SU1635259A1 (ru) | Преобразователь кода во временной интервал | |
SU1338063A2 (ru) | Делитель частоты следовани импульсов | |
SU1596453A1 (ru) | Делитель частоты следовани импульсов | |
SU1115241A1 (ru) | Делитель частоты следовани импульсов | |
SU1182667A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU1166053A1 (ru) | Устройство дл измерени длительности одиночного импульса |