SU1067503A1 - Устройство дл управлени прерыванием программ - Google Patents
Устройство дл управлени прерыванием программ Download PDFInfo
- Publication number
- SU1067503A1 SU1067503A1 SU823471441A SU3471441A SU1067503A1 SU 1067503 A1 SU1067503 A1 SU 1067503A1 SU 823471441 A SU823471441 A SU 823471441A SU 3471441 A SU3471441 A SU 3471441A SU 1067503 A1 SU1067503 A1 SU 1067503A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- group
- input
- trigger
- output
- zero
- Prior art date
Links
Landscapes
- Bus Control (AREA)
Abstract
УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ПРЕРьтАНИЕМ ПРОГРАММ, содержащее первую и вторую группы триггеров и первую группу элементов И, причем ииформационные входы триггеров первой группы соединены с соответствующими запросными входами устройства, отличающеес тем, что, с целью повьидени надежности Функционировани , устройство содержит вторую группу элементов И и третью группу триггеров, причем J - вход кглдого триггера третьей группы соединен с пр мым выходом соответствующего триггера первой группы,К-вход соединен с шиной нулевого потенцигша устройства , пр мой выход каждого триггера третьей группы соединен с соответствунлцим выходом приоритета устройства , а синхровход соединен с выходом соответствующего элемента И первой группы, первый вход которого подсоединен к первому тактовому вход устройства, а второй вход - к инверсному выходу соответствукицего триггера второй группы, единичный вход которого соединен с соответствующим входом сброса и с нулевым входом соответствующего триггера первой группы, а нулевой вход - с выходом элетлента И второй группы последнего разр да, первый вход каждого элемента И второй группы соединен с инверсным выходом соответствующего триггера третьей группы , нулевой вход каждого из кото (О рых, кроме триггера первого разр да , соединен со вторь л входом элемента И второй группы этого же разр да и выходом элемента И второй § группы предыдущего разр да, второй вход элемента И второй группы первого разр да соединен со входом общего сброса устройства и с нулевым входом триггера третьей группы этого же разр да, третий вход элеО ) мента И второй группы последнего разр да вл етс вторым тактовым входом устройства. 01
Description
Изобретение относитс к вычислительной технике и может быть использовано в система:; дл управлени доступом к коллективно используемому ресурсу с разноприоритетно очередностью. Известно устройство дл управлени прерывани ми, содержащее.14-ра р дные регистр прерываний, регистр блокировки запросов, узел выбора приоритета, регистр очередности запросов и регистр деблокировки, причем запросы, пришедшие за врем действи блокировки, записываютс в регистр очередности запросов. Недостатком этого устройства в л етс то, что возможна потер повторных запросов, так как они временно не фиксируютс на период действи блокировки. Наиболее близким к изобретению по технической сущности и достигаемому результату вл етс устройство управлени прерывателем программ , содержащее в каждом разр де триггер за вки, узел анализа приор тета, выходной триггер. Недостаток устройства состоит в том, что старший по приоритету запрос может прервать обслуживание младшего запроса, не дав ему обслу житьс до конца. Цель изобретени - повышение на дежности функционировани . Доставленна цель достигаетс тем, что в устройство дл управлени прерыванием программ, содержащее первую и вторую группы триггеров и первую группу элементов И, причем информационные входы триггеров первойгруппы соединены с соответствующими запросными входами устройства, введены втора группа элементов И и треть группа триггеров, причем а-вход каждого триггера третьей группы соединен с пр мым выходом соответствующего триггера первой группы, К-вход сое динен с шиной нулевого потенциала, пр мой выход каждого триггера трет группы соединен с соответствующим выходом приоритета устройства, а синхровход подсоединен к выходу со ответствующего элемента И первой группы, первый вход которого подсоединен к первому тактовому входу устройства, а второй вход - к инверсному выходу соответствующего триггера второй группы, единичный вход которого соединен с соответст ющим входом сброса и с нулевым входом соответствующего триггера первой группы, а нулевой вход соед нен с выходом элемента И второй группы последнего разр да, первый вход каждогр элемента И второй гру пы соединен с инверсным выходом со ветствующего триггера третьей группы , нулевой вход каждого из которых , кроме первого разр да, соединен со вторым входом элемента И второй группы этого же разр да и выходом элемента И второй группы предыдущего разр да, второй вход элемента И второй группы первого разр да соединен со входом общего сброса устройства и нулевым входом триггера третьей группы этого же разр да, третий вход элемента И второй группы последнего разр да вл етс вторым тактовым входом устройства . На фиг.1 представлена структурна схема устройства; на фиг.2 временна диагра лма сигналов, подаваемых на входы устройства. Устройство дл управлени прерыванием программы содержит первую группу триггеров 1, вторую группу триггеров 2, единичный вход каждого из которых соединен с нулевым входом соответствукидего триггера 1 первой группы и с соответствующим входом сброса 3, третью группу триггеров 4, причем пр мой выход каждого триггера соединен с. выходом 5 приоритета устройства, К-вход подсоединен к нулевой шине, о-вход соединен с пр гФим выходом каждого триггера 1 первой группы, синхровход соединен с выходом каждого элемента И б первой группы, первый вход которого соединен с первым тактовым входом 7 устройства, а второй вход соединен с инверсным выходом триггеров 2 второй группы, нулевой вход каждого триггера 4 третьей группы соединен с первым входом каждого элемента И 8 второй группы, а инверсный выход каждого триггера 4 третьей группы соединен со вторым входом каждого элемента И 8 второй группы, выход которого соединен с нулевым входом каждого триггера 4 (кроме последнего разр да ) третьей группы, выход элемента И 8 второй группы последнего разр да подсоединен к нулевому входу триггеров 2 второй группы, третий вход элемента И 8 второй группы подключен ко второму тактовому входу 9 устройства, первый вход элемента И второй группы первого разр да соединен с входом сброса 10 устройства, единичный вход каждого триггера первой группы соединен с соответствующим запросным входом 11 устройства. Устройство работает следуюмим образом. В исходном состо нии все триггеры устройства наход тс в нулевом состо нии. По первому тактовому входу 7 подаютс импульсные сигналы с периодом, равным времени обслуживани одного запроса, по второму тактовому входу 9 подаютс сиг налы с некоторой задержкой относительно первого сигнал.а. Временна диаграмма сигналов, подаваемых н входы устройства, приведена на фиг.2. При поступлении запросов по входам 11 устанавливаютс в состо ние логической 1 соответствующи триггеры 1 первой группы. По заданному фронту тактового сигнала, подаваемого по входу 7, эти запросы переписываютс в соответствую .щие триггеры 4 третьей группы, i затем старший триггер третьей группы из всех прин вших запрос обнул ет по цепочка элементов И 8 второй группы все младшие триггеры и, таким образом, сигнал разрешени оста с на одном выходе, соответствующем этсму старшему триггеру третьей гру пы. После обслуживани очередного запроса обслуживающее устройство по дает сигнЕш сброса по соответствуютему входу сброса 3, которым обнул етс триггер 1 первой группы обслуженного запроса и вводитс соответствуюпшй триггер 2 второй группы который запрещает через элемент И 6 первой группы перезапись повторно пришедшего запрос с триггера 1 пер ваК группы на трйгге| 4 третьей грушш Сигнал общего сброса, подаваемый обслуживающим устройством по входу 10, после завершени обслуживани каждого запроса обнул ет через чепочку элементов И 8 второй группы все триггеры 4 третьей группы, подГотавлива их тем самшл к очередной переписи запросов. После того, как все первые поступившие запросы обслужатс , и после очередного тактового импульса по входу 7 ни на одном триггере не будет требовани , т.е. на первом и втором входах элемента И второй группы последнего разр да будет логическа . , очередной тактовый импульс по входу 9 обслужит все триггеры 2 второй группы. Введение третьей группы триггеров и предложенна организаци схемы устройства исключают возможность прерывани обслуживани младшего запроса в момент прихода в первый раз старшего запроса, поскольку пришедший запрос на триггере 1 первой группы не будет вмешиватьс в очередность обслуживани до тех пор, пока он не будет переписан на триггер 4 третьей группы и осуществл етс запоминание в течение всего Времени обслуживани , независимо от того, поступили ли новые, запросы.
Claims (1)
- УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ПРЕРЫВАНИЕМ ПРОГРАММ, содержащее первую и вторую группы триггеров и первую группу элементов И, причем информационные входы триггеров первой группы соединены с соответствующими запросными входами устройства, отличающееся тем, что, с целью повьяпения надежности функционирования, устройство содержит вторую группу элементов И и третью группу триггеров, причем э - вход каждого триггера третьей группы соединен с прямым выходом соответствующего триггера первой группы,К-вход соединен с шиной нулевого потенциала устройства, прямой выход каждого триггера третьей группы соединен с соответст вующим выходом приоритета устройства, а синхровход соединен с выходом соответствующего элемента И первой группы, первый вход которого под соединен к первому тактовому вход^ устройства, а второй вход - к инверсному выходу соответствующего триггера второй группы, единичный вход которого соединен с соответствующим входом сброса и с нулевым входом соответствующего триггера первой группы, а нулевой вход - с выходом элемента И второй группы последнего разряда, первый вход каждого элемента И второй группы соединен с инверсным выходом соответствующего триггера третьей группы, нулевой вход каждого из которых, кроме триггера первого разряда, соединен со вторьм входом элемента И второй группы этого же разряда и выходом элемента И второй группы предыдущего разряда, второй вход элемента И второй группы первого разряда соеданен со входом общего сброса устройства и с нулевым входом триггера третьей группы этого же разряда, третий вход элемента И второй группы последнего разряда является вторым тактовым входом устройства.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823471441A SU1067503A1 (ru) | 1982-07-16 | 1982-07-16 | Устройство дл управлени прерыванием программ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823471441A SU1067503A1 (ru) | 1982-07-16 | 1982-07-16 | Устройство дл управлени прерыванием программ |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1067503A1 true SU1067503A1 (ru) | 1984-01-15 |
Family
ID=21022724
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823471441A SU1067503A1 (ru) | 1982-07-16 | 1982-07-16 | Устройство дл управлени прерыванием программ |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1067503A1 (ru) |
-
1982
- 1982-07-16 SU SU823471441A patent/SU1067503A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство СССР 726531, кл. G 06 F 9/46, 1977. 2. Авторское свидетельство СССР 826349, кл. G 06 F 9/46, 1979 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1067503A1 (ru) | Устройство дл управлени прерыванием программ | |
RU1837289C (ru) | Двухвходовое устройство приоритета | |
SU1148030A1 (ru) | Многоканальное устройство приоритета | |
SU1196869A1 (ru) | Устройство приоритета | |
SU1119014A1 (ru) | Многоканальное устройство приоритета | |
SU792254A1 (ru) | Устройство дл прерывани программ | |
SU1651286A1 (ru) | Приоритетное устройство | |
SU1335999A1 (ru) | Многоканальное устройство дл приоритетного прерывани | |
SU1121675A1 (ru) | Устройство дл контрол последовательности периодических сигналов | |
GB1139077A (en) | Apparatus for controlling the entry of information into a storage arrangement | |
SU805313A1 (ru) | Устройство приоритета | |
SU744573A1 (ru) | Многоканальное устройство дл управлени очередностью обработки запросов | |
SU1495794A1 (ru) | Многоканальное устройство приоритета дл обслуживани запросов | |
SU1238088A1 (ru) | Устройство дл сопр жени электронно-вычислительной машины с абонентом | |
SU1083191A1 (ru) | Приоритетное устройство дл динамической пам ти | |
SU1045228A1 (ru) | Устройство дл управлени обслуживанием запросов | |
SU1096645A1 (ru) | Многоканальное устройство дл приоритетной селекции импульсов | |
SU1168943A1 (ru) | Устройство переменного приоритета | |
RU1807492C (ru) | Устройство вывода информации | |
SU877543A1 (ru) | Устройство с динамическим изменением приоритета | |
SU1621031A1 (ru) | Устройство дл управлени запуском программ | |
SU1508342A1 (ru) | Многоканальный счетчик импульсов | |
SU1524050A1 (ru) | Устройство дл распределени заданий процессорам | |
SU1355975A1 (ru) | Программное устройство приоритетного обслуживани запросов | |
SU1525903A1 (ru) | Управл емый распределитель |