SU1064233A1 - Device for measuring three-phase network quality index - Google Patents
Device for measuring three-phase network quality index Download PDFInfo
- Publication number
- SU1064233A1 SU1064233A1 SU823424662A SU3424662A SU1064233A1 SU 1064233 A1 SU1064233 A1 SU 1064233A1 SU 823424662 A SU823424662 A SU 823424662A SU 3424662 A SU3424662 A SU 3424662A SU 1064233 A1 SU1064233 A1 SU 1064233A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- outputs
- converter
- input
- output
- code
- Prior art date
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
1.УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ПОКАЗАТЕЛЕЙ КАЧЕСТВА ЭЛЕКТРОЭНЕРГИИ ТРЕХФАЗНОЙ СЕТИ, содержащее входной масштабно-суммирующий преобразователь , коммутатор, преобразователи код-напр жение и напр жение-код, блок умножени частоты, блок формировани констант, комбинационный сумматор, вычислитель, индикатор и блок управлени , причем три входных зажима через входной масштабно-суммирующий преобразователь соединены с трем входами коммутатора, выход которого через преобразователь коднапр жение соединен с входом преобразовател напр жение-код, выход лервого комбинационного сумматора через -блок формировани констант соединен, с управл ющим входом преобразовател код-напр жение, один из входных зажимов через блок умножени частоты соединен с входом синхронизации блока управлени , первый, второй, третий и четвертый выходил которого соединены с управл ющими входами коммутатора, комбинационнр го сумматора, преобразовател напр жение-код и вычислител , выход которого соединен с индикатором, отличающеес тем,что, с цельюрасширени функциональных возможностей и повышени быстродействи , в него введены преобразователь кода, комбинационный и накапливающий сумматоры, блок пам ти, причем три дополнительных выхода входного масштабно-суммирующего преобразовател соединены с трем дополнительными входами коммутатора , выход преобразовател напр жение-код через последовательно соединенные преобразователь кода, второн комбинационный сумматор, блок пам ти соединен с вычислителем, выход блока пам ти соединен с управл юи1им входом второго комбинационного сумматора , выход накапливающего сумиатора соединен с первым комбинационным сумматором, п тый, шестой и седьмой выходы блока управлени соединены с управл ющими входами преобразовател кодов, накапливающего сумматора и блока пам ти соответственно . 2. Устройство по п.1,.о т л ичающеес тем, что. блок управлени содержит распределитель имО О) пульсов, счетчик, дешифратор и логическую схему управлени , причем счетный BxoA-j счетчика через распре4 t4D делитель импульсов соединен с входом синхронизации блока управлени ,вхЬды дешифратора подключены к выходам СО СО второго, третьего и последнего разр дов счетчика, два входа логической схемы соединены с третьим и четвертым выходами распределител импульсов , четыре других входа логической схемы соединены с выходами первого, второго, третьего и последнего разр дов счетчика, при -этом выходы дешифратора вл ютс первым выходом блока управлени , выходы первого и предпоследнего разр дов счетчика вторым и четвертым выходами блока . управлени , первый и второй выхсды распределител импульсов - шестым и третьим выходами блока управлени , а выходы логической схемы 1.USTROYSTVO FOR MEASURING POWER QUALITY INDICATORS three-phase network, comprising: an input summing scale-converter switch-code converters voltage and voltage-code multiplying unit frequency block forming constants, combinational adder, the calculator, and the indicator control unit, wherein three input terminals through the input scale-summing converter are connected to the three inputs of the switch, the output of which through the converter is connected to the voltage input connected to the converter input The i-code, the output of the first combinational adder is connected through the -constant shaping unit, to the control input of the code-voltage converter, one of the input terminals through the frequency multiplier unit is connected to the synchronization input of the control unit, the first, second, third and fourth output terminals of which are connected with the control inputs of the switch, combinational adder, voltage converter-code and calculator, the output of which is connected to an indicator, characterized in that, in order to enhance the functionality and speed, code converter, combinational and accumulating adders, memory block, with three additional outputs of the input scale-summing converter connected to three additional inputs of the switch, the output of the voltage-voltage converter through a serially connected code converter, the second-hand combinational adder, the memory unit is connected to the calculator, the output of the memory unit is connected to the control input of the second combiner adder, the output of the accumulating sum ora coupled to the first Raman adder, fifth, sixth, and seventh outputs of the control unit are connected with the control input transducer codes the accumulator and the memory unit respectively. 2. The device according to claim 1, .o t lchayuscheys the fact that. the control unit contains an IMO O) pulses distributor, a counter, a decoder and a control logic circuit, the counter counting BxoA-j through the spreading t4D pulse divider is connected to the synchronization input of the control unit, the decoder inputs CO of the second, third and last bits of the counter , two inputs of the logic circuit are connected to the third and fourth outputs of the pulse distributor, four other inputs of the logic circuit are connected to the outputs of the first, second, third and last bits of the counter, with m outputs of the decoder are controlling the first output unit outputs the first and penultimate bit counter rows of second and fourth output block. control, the first and second outputs of the pulse distributor - the sixth and third outputs of the control unit, and the outputs of the logic circuit
Description
п тым и седьмым выходами блока управлени .fifth and seventh outputs of the control unit.
3, Устройство по пп. 1 и 2, отличающеес тем, что входной масштабно-суммирующий преобразователь содержит делитель напр жени и масштабно-суммирующий преобразователь, причем три входа делител напр жени вл ютс входами входного масштабно-суммирующего преобразовател , а -три выхода делител напр жени соединены с входами масштабно-суммирующего преобразовател и трем выходами входного масштабно-суммирующего преобразовател , три выхода масштабносуммирующего преобразовател вл ютс трем другими выходами входного масштабно-суммирующего, преобразовател .3, the Device in PP. 1 and 2, characterized in that the input scale-summing converter contains a voltage divider and a scale-summing converter, the three inputs of the voltage divider being inputs of the input scale-summing converter, and three outputs of the voltage divider are connected to the inputs of the scale the summing converter and the three outputs of the input scale-summing converter, the three outputs of the scale converter are the three other outputs of the input scale-summing, conversion Vatel.
1one
Изобретение относитс к измерительной технике и может быть использовано дЛ -определени показателей качества электроэнергии .{отклонение напр жени ,коэффициентов несиМметрии и неуравновешенности напр жений трехфазной сети), которые нормируютс ГОСТом 13109-67, а также дл измерени уровней гармони фазных напр жений и симметричных составл ющих напр жений трехфазной сети. , The invention relates to a measurement technique and can be used to determine the quality of electricity quality indicators (voltage deviation, non-symmetry factors and three-phase network voltage imbalances), which are normalized by GOST 13109-67, as well as to measure the levels of phase voltage harmonics and symmetrical components three-phase network voltage. ,
Известно устройство дл измерени симметричных составл ющих напр жений трехфазной .сети, содержащее генератор, блок сдвига фазы, индикатор, масштабйо-суммирующий преобразователь, переключатель., блок умножени , умножитель частоты, преобразователь кода в числб импульсов , фильтры нижних частот и ключи tl.A device for measuring the symmetrical components of a three-phase network voltage is known, comprising a generator, a phase shift unit, an indicator, a scale-sum converter, a switch., A multiplier, a frequency multiplier, a pulse code converter, low-pass filters, and tl keys.
Недостаток указанного устройства - низкое быстродействие из-за большой длительности цикла изм рени (4 периода) и необходимости уравновешивани угла сдвига фазы.The disadvantage of this device is a low response rate due to the long duration of the measurement cycle (4 periods) and the need to balance the phase angle.
Наиболее близким к предлагаемому по технической сущности и достигаемому результату вл етс устройство дл измерени симметричных составл ющих напр жений трехфазной сети, содержащее масштабно-суммирующий преобразователь , коммутатор, два ключа преобразователь код-напр жение, преобразователь напр жение-код, умножи тель частоты, счетчик, регистр,ком .бинационный сумматор, блок формировани констант, вычислительный блок блок индикации, логические схемы и блок управлени 2.The closest to the proposed technical essence and the achieved result is a device for measuring the symmetrical components of the three-phase network voltage, containing a scale-summing converter, a switch, two keys, a code-voltage converter, a voltage-code converter, a frequency multiplier, a counter , register, combinational adder, constants forming unit, computational display unit, logic circuits and control unit 2.
Однако известное устройство может измер ть одновременно только один параметр. Дл получени полной информации о показател х качества электроэнергии необходимо одновременно измер ть все показатели качества электроэнергии, причем не только по симметричным составл ющим но и по фазным напр жени м.However, the known device can measure only one parameter at a time. In order to obtain complete information on power quality indicators, it is necessary to simultaneously measure all power quality indicators, not only by symmetrical components, but also by phase voltages.
Цель изобретени -- расширение функциональных возможностей и повышение быстродействи .The purpose of the invention is to enhance the functionality and increase speed.
Поставленна .цель достигаетс тем,.что в устройство дл измерени показателей качества электроэнергии трехфазной сети, содержащее входной масштабно-суммирующий преобразователь , коммутатор, преобразователи код-напр жение и .напр жение-код, блок умножени частоты, блок формировани конста.нт, комбинационный сумматор, вычислитель, индикатор ,и. блок управлени , причем три входных зажима через входной масштйбно-суммирующий преобразователь соединены с трем входами коммутатора, выход KOiPoporo через преобразователь коднапр жение соединен с входом преобразовател напр жение-код, выход первого комбинационного сумматора через блок формировани констант соединен с управл ющим входом преобразовател код-напр жение, один из входных зажимов через блок умножени частоты соединен с входом синхронизации блока управлени ,первый , второй, третий и четвертый выходы которого соединены с управл ющими входами коммутатора, комбинационного сумматора, преобразовател напр жение-код и вычислител , выход которого соединен с индикатором , введены преобразователь кода комбинационный и накапливающий сумматоры , блок пам ти,причем три дополнительных выхода входного масштабно-суммирующего преобразовател соединены с трем дополнительными входами коммутатора, выход преобразовател напр жение-код через последовательно соединенные преобразователь кода, второй комбинационный сумматор, блок пам ти соецинен с вычислителем, выход блока дам ти соединен с управл ющим вхоДом второго комбинационного сумматора , выход накапливающего сумматор соединен с первым комбинационным сумматором, п тый, шестой и седьмой выходы блока управлени соединены управл ющими входами преобразовате л кодов, накапливающего сумматора и блока.пам ти соответственно. Блок управлени содержит, рас- пределитель импульсов, счетчик, дешифратор и логическую схему управлени , причем счетный вход счет чика через распределитель импульсов соединен с входом синхронизации блока управлени , входы дешифратора подключены к выходам второго, трет его и последнего разр дов счетчика два ахода логической схемы срединены с третьим и четвертым выходам распределител импульсов, четыре других входа логической схемы соединены с выходами первого, второго третьего и последнего разр дов счетчика при этом выходы дешифратора вл ютс первым выходом блока управЛени , выходы первого и пред ,последнего разр дов счетчика - вто рым и четвертым выходами блока управлени , первый и второй выходы распределител импульсов - шестым и третьим выходами блока управлени , а выходы логической схемы п тым и седьмым выходами блока уп-. равлени .. Входной масштаб но-суммирующий преобразователь содержит делитель напр жени и масштабно-суммирующий преобраз.ователь, причем три входа делител напр жени вл ютс входа ми входного-масштабно-суммирующего преобразовател , а три выхода делител напр жени соединены с входами мacштaбнo-cyм даpyющeгo преобразовател и трем выходами входного масштабно-суммирующего преобразовател , три выхода масштабносуммирующего преобразовател вл ютс трем другими выходами вход ного масштабно-суммирующего преобразовател . На чертеже приведена блок-схема предлагаемого устройства. Устройство содержит входной масштабно-суммирующий преобразователь 1, состо щий из делител 2 напр жени и масштабно-суммирующего преобразовател -3 , коммутатор 4, преобразователь 5 код-напр жение (ПКН), преобразователь (ПНК) напр жение-код 6, преобразователь 7 кода , комбинационйый сумматор 8, блок 9 пам ти, вычислитель 10, блок 11 индикаций, блок 12 формировани кон стант, комбинационный сумматор 13, накапливающий сумматор 14, блок 15 умножени частоты, блок 16 управ лени с выходами 17-23, состо щий из распределител 24 импульсoia,счет чика 25, дешифратора 26 и логическо схемы 27. Входные шины 28-30 через входной масштабно-суммирующий преобразрватель 1, коммутатор 4 и преобразователь 5 код-напр жение (ПКН) св заны с входом преобразовател 6 напр жение , код (инк), причем коммутатор 4 снабжен дополнительными входами, которые подключены к дополнительным выходам преобразовател 1, а именно к выходам делител 2 напр жени . Выходы ПНК 6 через преобразователь 7 кода, комбинационный сумматор 8, блок 9 пам ти и вычислитель 10 св заны с входами блока 11 индикации, причем выходы блока 9 пам ти присоединены также к другим входам комбинационного сумматора 8. Управл ющие входы ПКН 5 через блок 1-2 формировани констант и комбинационный сумматор 13 подключены к выходам накапливающего сумматора 14, на входы которого подаетс код К номера измер емой гармоники. Шина 28 через блок 15 умножени частоты соединена с входом синхронизации блока, 16 управлени . Выходы 17-23 блока 16 подключены соответственно- к . входам управлени коммутатора 4, сумматора Д4, сумматора 13, ПНК 6, преобразовател 7 кода, блока 9 пам ти и вычислител 10. Вход синхронизации блока 16 через распределитель 24 импульсов подключен к выходу счетчика 25, выходы второго, третьего и последнего разр дов которого соединены с дешифратором 26.-Входы схемы 27 соединены с третьим и четвертым выходами распределител 24 и выходами первого, второго, третьего и последнего разр дов счетчика 25. Выходы дешифратора 26 вл ютс выходами 17 блока 16, выходы первого и предпоследнего разр дов счетчика 25 - выходами 19 и 3 блока 16, первый и второй выходы распределител 24 - выходами 18 и 20 блока 16, а выходы логической схемы 27- - выходами 21 и 22 блока 16. Устройство работает следующим образбм. Один цикл работы устройства соответствует- двум периодам входного напр жени Од. В первом периоде определ ют симметричные составл ющие напр жени , а во втором - фазные напр жени К -х гармоник. Работа устройства синхронизируетс выходными импульсами блока 15 умножени частоты,период следовани которых равен , где Т период напр жени Од j N - коэффициент умножени частоты. Каждый выходной импульс блока 15 умножени частоты поступает на вход синхронизации блока 16 управлени , а именно на вход запуска распределител 24 импульсов., при помощи которого формируютс сигналы в интервале времени между выходными импульсами блока 15 умножени частоты. Последний выходной импульс распределител 24 поступа ет на счетный вход счетчика 25. Выходной код п счетчика 25 соот велгствует номеру выходного импуль блока 15 умножени частоты. Так к длительность цикла работы устройства равна двум периодам входного напр жени , в течение которых на счетный вход счетчика 25 поступает 2Н импульсов, то выходной код о счетчика 25 принимает значени от до 2N-1, Выходной код п также соответствует номеру выходного импул са блока 15 умножени частоты, который отсчитываетс от начала цикл работы, при этом в первом периоде п измен етс .от О до N-1, а во вто ром - от N до 2N-1. Сигналы на вы . ходах 18, 19, 20 и 23 блока 16 со .ответствуют сигналам на соответствующих выходах распределител 24 .импульсов и счетчика 25. Сигналы на вых,одах 17 соответствуют выходным сигналам дешифратора 26. Так как дешифратор 26 подключен к выходам счетчика 25, то эти сигналы определ ютс только выходным кодом п счетчика 25. Сигналы на выходах 21 и 22 блока 16 соответствуют выходным сигналам логической схемы 27, так как схема 27 подключена к выходам счетчика 25 и распределите л 24, то эти сигналы определ ютс как выходным кодом п счетчика 25, так и выходными сигналами распределител 24 импульсов. Входные напр жени поступают через делитель 2 напр жени на вхо ды масштабно-суммирующего преоб .разовател 3. Выходные напр жени преобразовател 3 равны: . - 1.и LL-4-u.u,.fu,, где Ид ,Ug , I ( - выходные напр жени , делител 2, пр порциональные фазн напр жени м на вхо дах устройства. Uc I iНапр жени ид.Оц через коммутатор 4 поступают на аналоговый вход ПКН 5. Последовательность подключени этих напр же ний определ етс сигналами на выхо дах 17 блока 16, которые поступают на входы управлени коммутатора 4. При этом в первом периоде, когда выходной код счетчика 25 принимает значени п О, 1, 6, 7, 12, 13, ...,N-5, N-6, на аналоговый вход ПКН 5 через коммутатор 4 поступает Напр жение и , при п 2, 3, 8, 9, 14, 15,... ,N-4, W-3 - напр жение Uj; при п 4/ 5, 10, 11, 16, 17,...,н-2, N-1 - напр жение и, во втором периоде при п N, N + 1, И+6, N+7,..., 2N-6, 2N-5 - напр жение Цд, при п N+2, N+3, N+8, М+9,..., 2N-4, 2N-3 - напр жение Ug, при п N+4, N+5, N+10, N+11, ..., 2N-2, 2N-1 - напр жение U. Импульс на выходе 18 блока 16 соответствует сигналу на первом выходе распределител 24 и поступает на вход управлени накапливающего сумматора 14. При этом к его прежнему состо нию прибавл етс код К на его входных шинах. После п-го импульса умножител 15 частоты код на выходах сумматора 14 равен mod j ПК. Этот код через комбинационный сумматор 13 поступает на входы блока 12 формировани констант. При этом, если на входе управлени сумматора 13, который подключен к выходу 19 блока 16, а именно к выходу первого разр да счетчика 8, логическа 1, то к коду на входе сумматора 13 прибавл етс код К/4, а если логи- . ческий О, то входной и выходной коды сумматора 13 совпадают. Следовательно , если выходной код счетчика 25 четный, т.е. п О, 2, 4,..., 2Н-2, то на вхаде блока 12 будет код f; равный niod щ ПК I а при нечетном п, т.е. при п 1,3,5,..., 2N-1, на входе блока 12 будет код rnod 1 ( п К + N/4.), На управл ющие входы ПКН 5 поступают константы с выхода блока 12 формировани констант, значени которых равные 51П ( п,. определ ютс кодом МП на .входах блока 12. Таким образом, при п 0,2,4,..., 2il-2 на вход ПКН 5 поступают константы Sin 2ji/N(mod пК) I а при п 1, 3,5, ... ,.-1 - константы 3in 2Jr/N(mocl))i (nK+N/4)). Соответственно, коэффициент передачи ПКН 5 равен sin - пК или cos 2JT/M ПК. При помощи ПКН 5 производитс умножение сигнала на его аналого2J7 вом входе на код Sin тт Я/п или COS cj, П. Выходные сигналы ПКН 5 преобразуютс в коды Хг, при помощи ПНК 6 в момент поступлени на его вход управлени сигнала с выхода 20 блока 16, т.е. с второго выхода распределител . Выходной код ПНК 6 поступает че-, рез преобразователь 7 кода на вход комбинационного сумматора 8. При этом, если на входе управлени преобразовател 7, который подключен к выходу 21 блока 16, будет логиThe goal is achieved by having a device for measuring power quality indicators of a three-phase network containing an input scale-summing converter, a switch, code-voltage converters, and voltage-code, a frequency multiplication unit, a const. Forming unit, a combinational adder, calculator, indicator, and. the control unit, the three input terminals through the input scale-summing converter connected to the three inputs of the switch, the output KOiPoporo through the converter, the voltage connected to the input of the voltage-code converter, the output of the first combinational adder through the unit of formation of constants connected to the control input of the converter- voltage, one of the input terminals through the frequency multiplying unit is connected to the synchronization input of the control unit, the first, second, third and fourth outputs of which are connected to the pack Auxiliary inputs of the switch, combinational adder, voltage converter-code and calculator, the output of which is connected to the indicator, a code converter combining and accumulating adders, a memory unit, and three additional outputs of the input scale-summing converter, are connected to three additional inputs of the switch, voltage-code converter output through serially connected code converter, second combination adder, memory block is connected with computer, output One of the dam unit is connected to the control input of the second combiner adder, the output of the accumulating adder is connected to the first combinational adder, the fifth, sixth and seventh outputs of the control unit are connected with the control inputs of the code converter, the accumulator adder and the block, respectively. The control unit contains a pulse distributor, a counter, a decoder and a control logic, with the counting input of the counter through the pulse distributor connected to the synchronization input of the control unit, the decoder inputs are connected to the outputs of the second, third and last bits of the counter medianne with the third and fourth outputs of the pulse distributor, four other inputs of the logic circuit connected to the outputs of the first, second, third and last bits of the counter while the outputs are decoded The first outputs of the control unit; the outputs of the first and previous, last bits of the counter — the second and fourth outputs of the control unit; the first and second outputs of the pulse distributor — the sixth and third outputs of the control unit; and the outputs of the logic circuit of the fifth and seventh outputs up- The input scale but-summing converter contains a voltage divider and a scale-summing converter, the three inputs of the voltage divider being inputs of the input-scale summing converter, and the three outputs of the voltage divider are connected to the inputs of the master voltage The dater converter and the three outputs of the input scale-summing converter, the three outputs of the scale-up converter are the three other outputs of the input scale-summing converter. The drawing shows a block diagram of the proposed device. The device contains input scale-summing converter 1, consisting of voltage divider 2 and scale-summing converter -3, switch 4, code-voltage converter 5, voltage-voltage code-6 converter, code-6 converter , combiner adder 8, memory block 9, calculator 10, indication unit 11, unit for constants formation 12, combinational adder 13 accumulating adder 14, frequency multiplying unit 15, control unit 16 with outputs 17-23 consisting of a distributor 24 impulseia, tick counter 25, descrambler 26 and logic circuit 27. The input buses 28-30 through the input scale-summing converter 1, switch 4, and code-to-voltage converter 5 are connected to the input of voltage converter 6, code (inc), and switch 4 is equipped with additional inputs that are connected to the additional outputs of the converter 1, namely to the outputs of the divider 2 voltage. The outputs of PNK 6 are connected via the converter 7 of the code, the combinational adder 8, the memory block 9 and the calculator 10 to the inputs of the display unit 11, and the outputs of the memory block 9 are also connected to the other inputs of the combinational accumulator 8. The control inputs of the PCN 5 through block 1 The -2 constant constants and the combinational adder 13 are connected to the outputs of the accumulating adder 14, to the inputs of which the code K of the number of the measured harmonic is applied. Bus 28 is connected via frequency multiplying unit 15 to the synchronization input of the block, 16 controls. The outputs 17-23 of the block 16 are connected respectively to. control inputs of switch 4, adder D4, adder 13, PNK 6, converter 7 of code, memory block 9 and calculator 10. Synchronization input of block 16 through a distributor 24 pulses connected to the output of counter 25, the outputs of the second, third and last bits of which are connected with decoder 26. The inputs of circuit 27 are connected to the third and fourth outputs of the distributor 24 and the outputs of the first, second, third and last bits of the counter 25. The outputs of the decoder 26 are the outputs 17 of block 16, the outputs of the first and second to last bits of the counter 25 - Exit 19 and 3 blocks 16, the first and second outputs of the distributor 24 - 18 and 20 outputs block 16, and the outputs of the logic circuit 27 to - 21, and output unit 16. The apparatus 22 operates as follows obrazbm. One cycle of operation of the device corresponds to two periods of input voltage Od. In the first period, the symmetric components of the voltage are determined, and in the second, the phase voltages of the K -h harmonics are determined. The operation of the device is synchronized by the output pulses of the frequency multiplying unit 15, the follow-up period of which is, where T is the voltage period Od j N is the frequency multiplication factor. Each output pulse of the frequency multiplying unit 15 is fed to the synchronization input of the control unit 16, namely, the trigger input of the pulse distributor 24, by which signals are generated in the time interval between the output pulses of the frequency multiplying unit 15. The last output pulse of the distributor 24 is fed to the counting input of the counter 25. The output code n of the counter 25 corresponds to the number of the output pulse of the frequency multiplier 15. So, the cycle time of the device is equal to two periods of the input voltage, during which 2H pulses go to the counting input of the counter 25, the output code of the counter 25 takes values from up to 2N-1, the Output code n also corresponds to the output pulse number of the block 15 multiplying the frequency, which is counted from the beginning of the cycle of operation, while in the first period n varies from O to N-1, and in the second, from N to 2N-1. Signals to you. moves 18, 19, 20 and 23 of block 16 co. correspond to the signals on the corresponding outputs of the distributor 24 pulses and the counter 25. The signals on the output channels 17 correspond to the output signals of the decoder 26. Since the decoder 26 is connected to the outputs of the counter 25, these signals are determined only by the output code n of the counter 25. The signals at the outputs 21 and 22 of the block 16 correspond to the output signals of the logic circuit 27, since the circuit 27 is connected to the outputs of the counter 25 and is distributed to 24, these signals are defined as the output code n of the counter 25, so the output signals p the distributor 24 pulses. The input voltages are supplied through a divider 2 of the voltage on the inputs of the scale-summing converter 3. The output voltages of the converter 3 are equal:. - 1. and LL-4-uu, .fu ,, where Id, Ug, I (- output voltages, divider 2, proportional voltages on the inputs of the device. Uc I i Voltage ID. OC through switch 4 arrive at the analog input of the VCP 5. The sequence of connection of these voltages is determined by the signals at the outputs 17 of block 16, which are fed to the control inputs of the switch 4. In the first period, when the output code of the counter 25 takes the values O, 1, 6 , 7, 12, 13, ..., N-5, N-6, the analog input of PKN 5 through the switch 4 receives the voltage and, with n 2, 3, 8, 9, 14, 15, ..., N-4, W-3 - voltage Uj; with 4/5, 10, 11, 16, 17, ..., n-2, N-1 is the voltage and, in the second period, with n N, N + 1, And + 6, N + 7, ... , 2N-6, 2N-5 - voltage DC, with n N + 2, N + 3, N + 8, M + 9, ..., 2N-4, 2N-3 - voltage Ug, with n N +4, N + 5, N + 10, N + 11, ..., 2N-2, 2N-1 is the voltage U. The pulse at the output 18 of the block 16 corresponds to the signal at the first output of the distributor 24 and is fed to the control input of the accumulator adder 14. At the same time, the K code on its input buses is added to its previous state. After the n-th pulse multiplier 15 frequency code at the outputs of the adder 14 is equal to mod j PC. This code through the combinational adder 13 is fed to the inputs of the block 12 of the formation of constants. Moreover, if the control input of the adder 13, which is connected to the output 19 of the block 16, namely the output of the first discharge of the counter 8, is logical 1, then the code K / 4 is added to the code at the input of the adder 13, and if the logic is. If the input and output codes of the adder 13 are the same. Therefore, if the output code of the counter is 25 even, i.e. п О, 2, 4, ..., 2Н-2, then on the block 12 will be in the code w; equal to niod yu PK I and for odd n, i.e. when n 1,3,5, ..., 2N-1, the input of block 12 will be rnod 1 (n К + N / 4.). The control inputs of PKN 5 receive constants from the output of constant formation block 12, the values which are equal to 51П (n, are determined by the MP code on the inputs of block 12. Thus, when n 0,2,4, ..., 2il-2, the constants Sin 2ji / N (mod pc) I are received at the input of the PCN 5 and with n 1, 3.5, ..., .- 1 - constants 3in 2Jr / N (mocl)) i (nK + N / 4)). Accordingly, the transmission coefficient of PKN 5 is equal to sin - pc or cos 2JT / M PC. Using the PCN 5, the signal is multiplied by its analog 2J7 input to the code Sin tt I / n or COS cj, P. The output signals of the PCN 5 are converted into Xg codes, using the NCP 6 at the moment the control output from the block 20 arrives 16, i.e. from the second output of the distributor. The output code of the OSP 6 comes through the converter 7 of the code to the input of the combinational adder 8. In this case, if the control input of the converter 7, which is connected to the output 21 of the block 16, is logged
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823424662A SU1064233A1 (en) | 1982-04-14 | 1982-04-14 | Device for measuring three-phase network quality index |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823424662A SU1064233A1 (en) | 1982-04-14 | 1982-04-14 | Device for measuring three-phase network quality index |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1064233A1 true SU1064233A1 (en) | 1983-12-30 |
Family
ID=21007118
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823424662A SU1064233A1 (en) | 1982-04-14 | 1982-04-14 | Device for measuring three-phase network quality index |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1064233A1 (en) |
-
1982
- 1982-04-14 SU SU823424662A patent/SU1064233A1/en active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство СССР № 765760., кл. О 01 К 29/16, 25.09.78. 2. Авторское свидетельство СССР по за вке № 2955755/18-21, кл. G 01 К 29/16, 10.07.80. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4250449A (en) | Digital electric energy measuring circuit | |
JPS5811027B2 (en) | power measurement device | |
SU1064233A1 (en) | Device for measuring three-phase network quality index | |
RU95118718A (en) | DEVICE FOR RECORDING DIGITAL SIGNALS (OPTIONS) | |
RU2019842C1 (en) | Method and device for electric power metering | |
JPH06207955A (en) | Pi/2 phase shift circuit, reactive energy meter and composite meter employing it | |
SU1033983A1 (en) | Digital phase meter | |
SU930021A2 (en) | Digital thermometer | |
SU1337906A1 (en) | Device for checking parameters of electric energy | |
SU1029100A1 (en) | Digital phase meter | |
SU1220115A1 (en) | Device for generating time signals | |
SU894720A1 (en) | Function computing device | |
SU1613967A1 (en) | Apparatus for measuring parameters of frequency-modulated harmonic signals | |
SU1118923A1 (en) | Alternating current automatic quasi-modulating bridge | |
SU1420547A1 (en) | Digital phase meter | |
SU1275297A1 (en) | Counter of transformer turn-to-turn insulation wear | |
SU427465A1 (en) | DIGITAL APPROXIMATOR | |
SU1343541A1 (en) | Digital three-phase oscillator | |
SU1109680A1 (en) | Device for measuring three-phase network electrical power quality parameters | |
SU993162A1 (en) | Digital device for measuring voltage assymetry | |
SU842832A1 (en) | Function generator | |
SU584266A1 (en) | Electronic module dynamic parameter meter | |
SU1117592A1 (en) | Device for checking measuring equipment metrological characteristics | |
SU691881A1 (en) | Extrapolator | |
SU1479892A1 (en) | Device for determining a set of parameters of pulse radio transmeters |