Изобретенге относитс к.автомат ке и вычислительной технике, в час ности к микропрограммным устройств управлени , и может быть использовано в цифровых вычислительных сис темах, а также терминальной аппара туре. Известно микропрограммное управ л ющее устройство, содержащее блок пам ти микрокоманд, регистр микро команд, регистр адреса, блок провер ки условий, генератор импульсов, группу элементов И, регистр блокировки , дешифратор, регистр-управлени , элемент И, два -управл ющих элемента И и элемент задержки .ij . Недостатком данного устройства вл етс ограниченный набор комбинаций микроприказов, выдаваемых .в каждой отдельной микрокоманде. Наиболее близким к предлагаемому по технической сущности вл етс микропрограммное управл ющее устрой ство, содержащее блок пам ти микрокоманд , регистр адреса, регистр микрокоманд, генератор тактовых импульсов и блок контрол условий, перва группа входов которого соединена с группой выходов кода адре регистра микрокоманд, группа информационных входов которого соединена с первой группой информационных выходов блока пам ти и микрокоманд, группа адресных входов.которого сое динена .с группой информационных вых дов регистра адреса, группа информационных входов которого соединена с группой выходов блока контрол условий, втора группа входов которого соединена с группой входов кода логических условий устройства группа выходов кода операции регист ра микрокоманд соединена с группой выходов кода операций устройства 2 Недостатком данного устройства вл етс ограниченный набор комбинаций микроприказов, выдаваемых в каждой отдельной микрокоманде. Это обусловлено тем, что устройство не позвол ет выдавать любую произвольно задаваемую комбинацию микроприказов в каждой отдельной микрокоманде. Целью изобретени вл етс расширение функциональных возможносте устройства за счет расширени набора комбинаций микроприказов, выдаваемых в одной микрокоманде. Поставленна цель достигаетс тем, что в микропрограммное управл ющее устройство, содержащее блок пам ти микрокоманд регистр адреса регистр микрокоманд, генератор так товых импульсов и блок контрол условий, перва группа входов кото рого соединена с группой выходов к да адреса регистра микрокоманд, группа информационных входов которого соединена с первой группой информационных выходов блока пам ти микрокоманд, группа адресных входов которого соединена с группой информационных выходов регистра адреса, группа информационных входов которого соединена с группой выходов блока контрол условий, втора группа входов которого соединена с группой входов кода логических условий устройства, группа выходов кода операций регистра микро команд соединена с г-руппой выходов кода операций устройства, введены первый и второй счетчики и шифратор, причем группа выходов шифратора соединена с группой управл ющих выходов устройства, перва группа входов шифратора соединена с группой выходов кода управлени регистра микрокоманд, вход разрешени записи которого соединен с входами разрешени записи первого и второго счетчиков и с выходом заема второго счетчика, счетный вход которого соединен со счетным входом первого счетчика, с входом синхронизации регистра микрокоманд, с выходом генератора тактовых импульсов и с вхо дом синхронизации регистра адреса, вход установки S ноль которого соединен с входом начальной установки устройства и с входом установки в ноль второго счетчика, группа информационных входов которого соеди (§ена с второй группой информационных выходов блока пам ти микрокоманд треть группа информационных выходов которого соединена с группой информационных входов первого счетчика , группа информационных выходов которого соединена с второй группой входов шифратора. Кроме того, шифратор содержит входной дешифратор, п г 1,2...) элементов ИЛИ и ( п -1) - дешифраторов , причем вюходы ч -го дешифратора (i 1,2... (и -1) соединены соответственно с i -ми входами И И - элементов ИЛИ, выходы которых соединены соответственно с выходами группы выходов шифратора, группы входов (, п -1) - дешифраторов соединены с второй группой входов шифратора, управл ющий вход -го дешифратора соединен с i -ым выходом входного дешифратора, группа входов которого соединена с первой группой входов ишфратора. Такое решение позвол ет выдавать в одной микрокоманде любую произвольно задаваемую комбинацию микроприказов . На фиг. 1 изображена схема предлагаемого устройства; на фиг. 2 схема блока проверки условий, на фиг. 3 - схема шифратора, на фиг. 4 | временна диаграмма работы устройства. Микропрограммное управл ющее устройство содержит блок 1 пам ти микрокоманд, регистр 2 микрокоманд, регистр 3 адреса, блок 4 контрол условий, генератор 5 импульсов, первый 6 и второй 7 счетчики, шифратор 8, группу выходов 9, группу входов 10, вход 11 начальной установки, группу выходов 12. 1Блок 4 контрол условий фиг. 2) содержит группы элементов И 13 и ИЛИ 14. Шифратор 8 (фиг. З) содержит вход ной дешифратор 15, группу дешифраторов 16 и группу элементов ИЛИ 17. На временной диаграмме работы уст ройства (фиг. 4) обозначены сигнал 18 начальной установки на входе 11 устройства, импульсы 19 на выходе генератора 5 импульсов, сигнал 20 заема на управл ющем выходе счетчика 7, сигналы 21 - 24 на четвертом, третьей, первом и втором выходах шифратора 8 соответственно. Микропрограммное управл ющее уст ройство работает следующим образом. Дл приведени устройства в исход ное состо ние на его вход 11 подаетс сигнал 18, по которому регистр 3 адреса и счетчик 7 устанавливают/ с в ноль. По нулевому адресу из блока 1 пам ти микрокоманд выбираетс начальна микрокоманда и поступает на информационные входы регистра 2 микрокоманд. На выходе заема счетчика 7 вырабатываетс сигнал 20 за-ема и поступает на вход1,1 разрушени записи регистра 2 микрокоманд и счетчиков б и 7. По импульсу 19 соответствующие части микрокоманды занос тс в регистр 2 микрокоманд и счетчики 6 и 7. Кажда микрокоманда состоит из трех частей - адресной, операционной и управл ющей. В адресной части микрокоманды кро ме кода, по которому определ етс адрес следующей микрокоманды, содержитс один разр д, значение которого определ ет тип перехода (условный или безусловный ) к следующей микрокоманде. Адресна часть микрокоманды поступает с группы выходов кода адреса регистра 2 микрокоманд на первую группу входов блока 4 контрол условий. Операционна часть микрокоманды содержит код операции, которую выполн ют операционные схемы, управл емые данным микропрограм2 1ным управл ющим устройством. Операционна часть микрокоманды поступает с группы выходов кода операции регистра 2микрокоманд на группу выходов 9 устройства. В управл ющей части микрокоманды задаетс информаци о комбинаций и числе микроприказов, которые выдаютс при выполнении данной микрокоманды . Дл более четкого понимани рассмотрим дальнейшую работу устройства дл случа , когда максимальное число микроприказов, выдаваемых в одной микрокоманде, равно, например, четырем. Полный набор комбинаций из четырех микроприказов представлен в табл. 1. Микроприказы обозначены пор дковыми номерами 1, 2, 3, 4. Из табл. 1 видно, что общее число комбинаций микроприказов равно.64, выделенна зона (начина с пор дкового номера 41 и конча пор дковым номером 64 ) содержит набор комбинаций из максимального числа микроприказов . Выделенна зона разбита на четыре участка по шесть комбинаций микроприказов в каждом. Сведем комбинации , например, первого участка (пор дковые номера 41 - 46 табл. 1/ в табл. 2.. . Таблица Продолжение табл. Нетрудно заметить табл. 2) , чт , при проведении циклического перебора микроприкаэов в каждой строке начина с произвольного выбранной колонки и с заданным числом перебо ра, можно осуществить перебор всех комбинаций микроприказов, представ ленных в табл. 1. Данна закономер ность характерна дл комбинаций мик приказов любого из четырех участко выделенной зоны .табл. 1. Таким обр зом набор комбинаций микроприказов представленный в табл. 2|( вл етс функционально полным дл работы устройства в рассматриваемом случа В соответствии о табл. 2 производи с распределение полей в управл ющей части микрокоманды и построени шифратора 8. Управл юща часть ми команды включает в себ три пол . В первом поле задаетс номер строки в соответствии с табл. 2. Номер стро ки оказываетс занесенным в регистр 2 микрокоманд и поступает с его управл ющих выходов на входы шифратора 8. Во втором поле управл ющей части микрокоманды задаетс номер колонки согласно табл. 2. Номер колонки оказываетс занесенным в Ъчетчик 6 и поступает с его выходов на входы шифратора 8. И, наконец, в третьем поле задаетс количество микроприказов, выдаваемых в микрокоманде . Это поле оказываетс занесенным в счетчик 7. Входной дешифратор 15 вл етс дешифратором строк в соответствии с табл. 2. На его входы поступают сигналы с управл ющих выходов регистра 2 микрокоманд. Каждому из группы дешифраторов 16 соответствует строка в табл. 2, первому дешифратору 16 соответствует нулева строка, второму - перва и так далее/ Соединение выходов каждого дешифратора 16 с входами группы элемента ИЛИ 17 соответствует расположению микроприказов в соответствующей строке. Например, первый, второй, третий и четвертый выходы первого дешифратора соединены, соответственно , с входами первого, второго, третьего и четвертого элементов ИЛИ 17, а первый, второй, третий и 1етвертый выходы второго дешифратора 16 соединены, соответственно, с входами первого, второго четвертого и третьего элементов ИЛИ 17 и так далее. Например, дл выполнени текущей микрокоманды необходимо четыре микротакта, причем в первом, втором , третьем и четвертом микротактах единичный сигнал должен присутствовать , соответственно, на четвертом , третьем, первом и втором выходах шифратора В. Такую последовательность микроприказов можно получить, осуществл циклический перебор слева направо комбинации микроприказов в первой строке табл. 2, начина с второй колонки. Поэтому номер строки, поступающий с группы выходов кода управлени регистра 2 микрокоманд на входы шифратора В, равен единице, а номер колонки на выходах счетчи ка 6 равен двойке. Код в счетчике 7, определ ющий количество выдаваемых микроприказов, равен тройке (на единицу меньше числа выдаваемых микроприказов)., По номеру строки, равному единице, единичный сигнал вырабатываетс на втором входного дешифратора 15, в результате чего выбираетс второй дешифра- тор 16. По номеру колонки, равному двойке, единичный сигнал вырабатываетс на третьем выходе второго дешифратора 16. Сигнал с третьего выхода второго дешифратора 16 посту пает на вход четвертого элемента ИЛИ 1-7, в результате чего вырабатываетс сигнал 21 и присутствует в течение первого микротакта. Во втором микротакте по импульсу 19 и нулевому значению сигнала 20 к содержимому счетчика 6 прибавл етс единица, а от содержимого счет чика 7 вычитаетс единица. Содержимое регистра 2 микрокоманд не измен етс . В результате номер колонки в счетчике 6 становитс равным трой ке, а код в счетчике 7 - двум. По номеру колонки, равному тройке, еди ничный сигнал вырабатываетс на чет вертом выходе второго дешифратора 1 Этот сигнал поступает на вход треть го элемента ИЛИ 17, в результате чего вырабатываетс сигнал 22. В третьем микротакте по импульсу 19 к счетчику 6 прибавл етс единица , в результате чего его содержи мое переполн етс . Старша единица выходит за пределы разр дной сетки, а в счетчике 6 остаетс код, равный нулю. Из счетчика 7 вычитаетс единица , в результате чего его содержи мое становитс равным единице. По нулевому номеру колонки единичный сигнал вырабатываетс на первом выходе второго дешифратора-16, в ре зультате чего вырабатываетс сигнал 23. В четвертом микротакте по импуль су 19 к содержимому счетчика 6 прибавл етс единица. По номеру колонки , равному единице, единичный сигнал вырабатываетс на втором выходе второго дешифратора 16, в результате чего вырабатываетс сигнал 24. Из счетчика 7 вычитаетс -единица. Содержимое счетчика 7 становитс равным нулю, в результате чего вырабатываетс сигнал 20. В очередном микротакте по импуль су 19 и при единичном значении сиг ,нала 20 в регистр 2 микрокоманд, счетчик 6 и счетчик 7 заноситс еле дующа микрокоманда. До этого момента времени по адрес .нОй части текущей микрокоманды в блоке 4 контрол условий формировал с адрес следующей микрокоманды. Если разр д, указывающий на тип перехода , равен нулю (безусловный переход, то элементы И 1J оказываютс закрытыми и адрес следующей микрокоманды определ етс непосредственно из адресной части текущей i4 микрокоманды. Йри условном переходе элементы И 13 открыты, и адрес следующей микрокоманды формируетс в зависимости от значени сигналов условий, поступающих из операционных схем на вход 10 устройства . По импульсу 19 сформированный блоком 4 контрол условий адрес заноситс в регистр 3 адреса, в результате чего из блока 1 пам ти микрокоманд выбираетс соответствующа микрокоманда.- Таким образом, заносима в регистр 2 микрокоманд и счетчики 6 и 7 -микрокоманда оказываетс заранее подготовленной; Дальнейша работа устройства производитс аналогично описанной. Принцип работы устройства, показанный дл случа с четырьм микроприказами , закономерен дл любого количества микроприказов. . При этом истинно следую1цее соотношение . V 5 .(п-)1, где 5 - количество комбинаций микроприказов функционально полного набора дл работы устройства (содержимое табл, 2); Я - максимальное число микроприказов , выдаваемых в одной ьткрокоманде. Например, при П равном 3,4,5 значение равно, соответственно, 2,6, 24. Таким образом, предлагаемое устройство обладает расширенными, по сравнению, с известным, функциональными возможност ми, так как в отличие от него имеет возможность выдавать в одной микрокоманде любую произвольно задаваемую комбинацию микроприказов.The invention relates to a computer and computer equipment, in particular, to microprogrammed control devices, and can be used in digital computing systems, as well as terminal equipment. A firmware control device containing a microinstructions memory block, a micro command register, an address register, a condition checker, a pulse generator, a group of AND elements, a lock register, a decoder, a register control, an AND element, two control elements are known. and the delay element .ij. The disadvantage of this device is the limited set of combinations of micro-orders issued by each individual microcommand. The closest to the proposed technical entity is a firmware control device containing a microcommand memory block, an address register, a microcommand register, a clock generator and a condition monitoring unit, the first input group of which is connected to the output group of the microaddress address register code, the information whose inputs are connected to the first group of information outputs of the memory unit and micro-commands, the group of address inputs. Which is connected to the group. With a group of information outputs of the address register, the group of information inputs of which is connected to the group of outputs of the condition control unit, the second group of inputs of which is connected to the group of inputs of the logical conditions code of the device; the group of outputs of the microcode command operation code is connected to the output group of the device operation code 2. The disadvantage of this device is the limited set of microprinter combinations issued in each separate microcommand. This is due to the fact that the device does not allow to issue any randomly specified combination of micro-orders in each individual micro-command. The aim of the invention is to expand the functionality of the device by expanding the set of combinations of micro-orders issued in one micro-command. The goal is achieved by the fact that the microprogram control device containing the microcommand memory block registers the address of microcommands, a generator of so-called pulses and a condition monitoring unit, the first group of inputs of which is connected to the group of outputs of the microcontrolters address and the group of information inputs of which connected to the first group of information outputs of the microinstructions memory block, the group of address inputs of which is connected to the group of information outputs of the address register, group of information inputs in which is connected to the output group of the condition control unit, the second group of inputs of which is connected to the input group of the device logic code, the output group of the operation code of the micro command register is connected to the group of outputs of the device operation code, the first and second counters and the encoder are entered, and the group the encoder's outputs are connected to the device's control output group, the first group of the encoder's inputs are connected to the output group of the micro-command register control code, the write enable input of which is connected to the input enable the recording of the first and second counters and with the output of the loan of the second counter, the counting input of which is connected to the counting input of the first counter, the synchronization input of the micro-command register, the output of the clock generator, and the synchronization input of the address register, the installation input S of which is connected to the input of the initial installation of the device and the input of the installation to zero of the second counter, the group of information inputs of which are connected (§ena to the second group of information outputs of the microinstruction memory block, the third group of formation outputs of which are connected to the group of information inputs of the first counter, the group of information outputs of which is connected to the second group of inputs of the encoder. In addition, the encoder contains an input decoder, p n 1,2 ...) elements OR and (n -1) - decoders, and the views of the h-th decoder (i 1,2 ... (and -1) are connected respectively with i -th inputs AND AND elements OR, the outputs of which are connected respectively to the outputs of the output group of the encoder, the group of inputs (, n -1) - the decoders are connected to the second group of inputs of the encoder, the control input of the -th decoder is connected to the i -th output of the input encoder the decoder, the group of inputs of which is connected to the first group of inputs of the descrambler. This solution allows micro command any arbitrarily set combination of micro orders. Fig. 1 shows a diagram of the proposed device, Fig. 2 shows a circuit for checking the conditions, Fig. 3 is a diagram of the encoder, and Fig. 4 shows a time diagram of the device operation. 1 memory of microinstructions, register of 2 microinstructions, register 3 addresses, condition control unit 4, 5 pulse generator, first 6 and second 7 counters, encoder 8, output group 9, input group 10, initial installation input 11, output group 12. 1Block 4 condition control ur. 2) contains groups of elements AND 13 and OR 14. The encoder 8 (Fig. 3) contains the input decoder 15, the group of decoders 16 and the group of elements OR 17. The time diagram of the device (Fig. 4) denotes the initial installation signal 18 to device input 11, pulses 19 at the output of the generator 5 pulses, loan signal 20 at the control output of the counter 7, signals 21-24 at the fourth, third, first and second outputs of the encoder 8, respectively. Firmware control device operates as follows. To bring the device back to its initial state, a signal 18 is applied to its input 11, in which the register of 3 addresses and the counter 7 sets / s to zero. At the zero address from block 1 of the memory of micro-instructions, the initial micro-command is selected and enters the information inputs of the register of 2 micro-commands. At the exit of the loan of the counter 7, a signal is generated 20 of the loan and is fed to the input 1.1 of the destruction of the record of the register of 2 microcommands and counters b and 7. By impulse 19, the corresponding parts of the microcommand are entered into the register 2 of microcommands and counters 6 and 7. Each microcommand consists of three parts - address, operating and managing. In the address part of the micro-command, in addition to the code by which the address of the next micro-command is determined, there is one bit, the value of which determines the type of transition (conditional or unconditional) to the next micro-command. The address part of the micro-command comes from the group of outputs of the code of the address of the register of 2 micro-commands to the first group of inputs of the condition control unit 4. The microcommand operation part contains an operation code that is executed by the operating circuits controlled by this microprogramme control device. The operational part of the microcommand comes from the group of outputs of the operation code of the register of 2 microcommands to the group of outputs 9 of the device. In the control part of the micro-command, information is given about the combinations and the number of micro-orders that are issued when the micro-command is executed. For a clearer understanding, let us consider the further operation of the device for the case when the maximum number of micro-orders issued in one micro-command is, for example, four. A complete set of combinations of four micro-orders are presented in Table. 1. Micro-orders are designated by sequence numbers 1, 2, 3, 4. From table. 1 that the total number of combinations of micro orders is equal to 64, the highlighted zone (starting with sequence number 41 and ending with serial number 64) contains a set of combinations of the maximum number of micro orders. The selected zone is divided into four sections with six combinations of micro orders in each. Let us reduce the combinations, for example, of the first section (order numbers 41 - 46 of table 1 / in table 2 .... Table Continuation of table. It is not difficult to see table 2), when performing a cyclic enumeration of microtribals in each line, start with an arbitrary columns and with a specified number of iterations, you can iterate through all the combinations of micro orders, presented in Table. 1. This pattern is characteristic of combinations of mic orders from any of the four sections of the selected zone. 1. Thus, the set of combinations of micro orders is presented in Table. 2 | (is functionally complete for the operation of the device in the case under consideration. According to Table 2, the fields are distributed in the control part of the microcommand and the encoder 8 is built. The control part of the command includes three fields. In the first field, the line number is specified in accordance with Table 2. The line number is entered in the register of 2 micro-commands and comes from its control outputs to the inputs of the encoder 8. In the second field of the control part of the micro-command, the column number is set according to table 2. The column number is Counter 6 is entered into bj and is fed from its outputs to the inputs of the encoder 8. And finally, in the third field the number of micro-orders issued in the microcommand is set.This field is stored in counter 7. The input decoder 15 is a line decoder in accordance with Table 2 Its inputs receive signals from the control outputs of the micro-register register 2. Each of the group of decoders 16 corresponds to a row in Table 2, the first decoder 16 corresponds to a zero line, the second to the first and so on / Connection of outputs of each decoder 16 s to odes group OR element 17 is aligned in a corresponding row mikroprikazov. For example, the first, second, third and fourth outputs of the first decoder are connected, respectively, to the inputs of the first, second, third and fourth elements OR 17, and the first, second, third and 1st fourth outputs of the second decoder 16 are connected, respectively, to the inputs of the first, second fourth and third elements OR 17 and so on. For example, to execute the current microcommand, four micro-tacts are necessary, and in the first, second, third and fourth micro-tacts a single signal must be present, respectively, on the fourth, third, first and second outputs of the encoder B. Such a sequence of micro orders can be obtained by cycling through the loop from left to right combinations of micro-orders in the first row of the table. 2, starting with the second column. Therefore, the line number that comes from the group of outputs of the control code of the register of 2 microinstructions to the inputs of the encoder B is equal to one, and the column number on the outputs of the counter 6 is equal to two. The code in counter 7, which determines the number of issued micro orders, is three (one less than the number of issued micro orders). By the line number equal to one, a single signal is generated at the second input decoder 15, as a result of which the second decoder 16 is selected. a column number equal to two, a single signal is produced at the third output of the second decoder 16. The signal from the third output of the second decoder 16 is supplied to the input of the fourth element OR 1-7, resulting in a signal 21 and the presence during the first microtack. In the second micro-clock, pulse 19 and the zero value of signal 20 add one to the contents of counter 6, and one is subtracted from the contents of counter 7. The contents of register 2 microinstructions are unchanged. As a result, the column number in counter 6 becomes three, and the code in counter 7 becomes two. According to the column number equal to three, a single signal is generated at the fourth output of the second decoder 1 This signal enters the input of the third element OR 17, as a result of which the signal 22 is generated. In the third microtoact, pulse 1 is added to counter 6, the result is that his content overflows. The highest unit goes beyond the limits of the grid, and in counter 6 there remains a code equal to zero. Unit 1 is subtracted from counter 7, as a result of which its content becomes equal to one. By the zero column number, a single signal is produced at the first output of the second decoder-16, as a result of which a signal 23 is produced. In the fourth micro-clock, by pulse 19, one is added to the contents of counter 6. By a column number of one, a single signal is produced at the second output of the second decoder 16, as a result of which the signal 24 is produced. From counter 7, the unit is subtracted. The contents of counter 7 become equal to zero, as a result of which signal 20 is generated. In the next micro tact of pulse 19 and at a single sig value, 20 is sent to register 2 of micro instructions, counter 6 and counter 7 is entered into the next micro command. Up to this point in time, the address of the second part of the current microcommand in the conditional control unit 4 formed the address of the next microcommand. If the bit indicating the type of transition is zero (unconditional transition, then AND 1J elements are closed and the address of the next micro-instruction is determined directly from the address part of the current i4 micro-instruction. After the conditional transition, the AND elements are open, and the address of the next micro-instruction is formed depending from the value of the condition signals from the operating circuits to the device input 10. By a pulse 19, the condition control unit 4 creates the address in the address register 3, resulting in the microcommand memory 1 in The appropriate microinstruction is selected. - Thus, it is recorded in the register of 2 microinstructions and the counters 6 and 7 of the microprogram are prepared in advance; Further operation of the device is performed similarly to that described. This is truly the following relation. V 5. (n-) 1, where 5 is the number of combinations of micro-orders of the functionally complete set for the operation of the device (contents of Table 2); I am the maximum number of micro-orders issued in one single command. For example, when P is equal to 3,4,5, the value is, respectively, 2,6, 24. Thus, the proposed device has advanced, as compared with the known, functionality, since unlike it has the ability to issue in one microcommand any arbitrarily set combination of micro orders.