SU1049876A1 - Стабилизированный источник вторичного электропитани - Google Patents

Abstract

СТАБИЛИЗИРОВАННЫЙ ИСТОЧНИК ВТОРИЧНОГО Э ТЕКТРОПИТАНИЯ , содержащий преобразовательные  чейки , включенные по выходу последовательно, реверсивный счётчик, выходы которого соединены с входами управлени  преобразовательных  чеек, широтно- .импульсный модул тор , выход которого соединен с входом управлени  инвертора преобразовательной  чейки , а модулирующий вход - с выходным выводом, первый элемент И, первый и второй компараторы напр жени  и источник опорного напр жени , отличающийс  тем, что, с целью повыщени  КПД и быстродействи , в него введены второй и третий элементы И, делитель источника опорного напр жени , а преобразовательные  чейки выполнены с общим транзисторным инвертором с датчиком тока на входе, при этом первые входы компараторов соединены с выходньш выводом, второй вход первого компаратора - с ЕГыхбдом верхнего плеча делител  источника опорного напр жени , а второй вход второго компаратора - с выходом нижнего плеча делител  источника опорного напр жени , неинвертирующий выход первого, компаратора через второй элемент И соединен с щиной «-1 реверсивного счетчика, инвертирующий выход второго компаратора через третий элемент И - с шиной « + 1 реверсивного счетчика, вторые входы второго и тред-ьего элементов И SS соединены с вводом тактовых импульсов, третий вход третьего элемента И - с высл ходом датчика тока, инвертирующий вход первого и неинвертирующий выход второго компараторов - с соответствующими входами первого двухвходового элемента И, выход которого соединен с входом включени  щиротно-импульсного модул тора. 4 со 00 о:

Description

Изобретение относитс  к электротехнике и может быть использовано при разработке средств вторичного электропитани  радиоэлектронной аппаратуры.

Известно устройство, содержащее двухтактный транзисторный инвертор с датчиком тока и разделительным трансформатором, имеющим N вторичных обмоток, N выпр мительных мостов, каждый из которых подключен к выводам соответствующих вторичных обмоток трансформатора, N управл емых ключей, каждый из которых подключен к одному из выводов соответствующего выпр мительного моста, N разв зывающих диодов , включенных в обратном направлении между соответствующим управл емым ключом и другим выводом выпр мительного моста , причем все разв зывающие диоды включены между собой последовательно и параллельно им включен Г-образный фильтр, а также распределитель импульсов управлени  ключами 1.

Однако в данном устройстве происходит снижение КПД при переключении ступеней двухтактного транзисторного инвертора, так как транзисторь выход т из области насыщени  в активную область на врем , необходимое дл  подзар дки конденсатора выходного фильтра.

Кроме того, быстродействие ограничено величиной емкости фильтра и внутренним сопротивлением инвертора тока, который при переключении ступеней работает в режиме источника тока, -. уровень пульсаций и стабильность ограничены дискретностью схемы электронного переключ-ател .

Наиболее близким по технической сущности к предлагаемому  вл етс  стабилизированный конвертор посто нного напр жени , содержащий преобразовательные  чейки , включенные по выходу последовательно, реверсивный счетчик, выходы которого соединены с входами управлени  преобразовательных  чеек, щиротно-импульсный модул тор , выход которого соединен со входом управлени  инвертора преобразовательной .  чейки, а модулирующий вход - с выходным выводом, элемент И, включенный в цепи управлени  реверсивным счетчиком, первый и второй компараторы напр жени  и источник опорного напр жени .

При этом между выходом широтно-импульсного модул тора и цепью питани  транзисторного инвертора преобразовательной  чейки включен ключевой регул тор напр жени , а дл  управлени  реверсивным счетчиком служат цепи обратной св зи, св зывающие входы реверсивного счетчика через компараторы с выходом конвертора и ключевым регул тором напр жени  2.

Недостатками известного устройства  вл ютс  низкие КПД н быстродействие, которые обусловлены наличием ключевого регул тора в силовой цепи преобразовательной  чейки и тем, что переключение  чеек происходит в зависимости от напр жени  на ключевом регул торе.

Цель изобретени  - повыщение КПД и быстродействи .

Указанна  цель достигаетс  тем, что в устройство, содержащее преобразовательные  чейки, включенные по выходу последовательно , реверсивный счетчик, выходы которого соединены с входами управлени  преобразовательных  чеек, широтно-импульсный модул тор, выход которого соединен с Эходом управлени  инвертора преобразовательной  чейки, а модулирующий вход - с

5 выходным выводом, первый элемент И, первый и второй компараторы напр жени  и источник опорного напр жени , введены второй и третий элементы И, делитель источника опорного напр жени , а преобразовательные  чейки выполнены с общим транзисторо ным интвертором с датчиком тока на входе, при этом первые входы компараторов соеди-. нены с выходным выводом, второй вход первого компаратора соединен с выходом верхнего плеча делител  источника опорного нап5 р жени , а второй вход второго компаратора - с выходом нижнего плеча делител  источника опорного напр жени , неинвертирующий выход первого ком.паратора через второй элемент И соединен с щиной «-1 реверсивного счетчика, инвертирую0 щий выход второго компаратора через третий элемент И соединен с шиной « + 1 реверсивного счетчика, вторые входы второго и третьего элементов И соединены с вводом тактовых импульсов, третий вход третьего элемента И с выходом датчика тока , инвертирующий выход первого и неинвертирующий выход второго компараторов соединены с соответствующими входами первого двухвходового элемента И, выход которого соединен с входом включени  щи0 ротно-импульсного модул тора.

(

На фиг. 1 приведена структурна  схема устройства; на фиг. 2 - эпюры напр жений в характерных точках схемы.

Стабилизированный конвертор посто нно5 го напр жени  состоит из двухтактного транзисторного инвертора 1, управл емых выпр мительных каскадов 2, сглаживающего Г-образного фильтра, состо щего из дроссел  3 и конденсатора 4, компараторов 5 и 6, логических элементов И 7-9, реверсивного счетчика 10, щиротно-импульсного модул тора 11, делител  опорного напр жени , выполненного на резисторах 12 и 13, вводов 14 и 15 питани  и выходных выводов 16 и 17.

5 Двухтактный транзисторный инвертор 1 состоит из переключающих транзисторов 18 и 19, задающего генератора 20, разделительного трансформатора 21, содержащего вичную обмотку 22 и р д вторичных обмбток 23, и датчика 24 тока. Управл емый выпр мительный каскад 2 состоит из выпр мительного моста на диодах 25-28, транзисторного ключа 29 и разв зывающего диода 30. . Каждый из компараторов 5 и 6 состоит из операционного усилител  31 и инвертора 32. Реверсивный счетчик 10 работает в двоичном коде и содержит в своем составе дешифратор (не показан , который непосредственно управл ет транзисторными ключами 29. Устройство работает следующим образом . В исходном состо нии на выходных выводах 16 и 17 напр жение отсутствует, при этом реверсивный счетчик 10 установлен в исходное нулевое состо ние, при котором на его выходах отсутствуют сигналы, и, следовательно , транзисторные ключи 29 выпр мительных каскадов наход тс  в выключенном состо нии. При подаче напр жени  на вводы 14 и 15 питан:и  начинает работать задающий генератор 20, который вырабатывает переменное напр жение пр моугольной формы. Это напр жение поступает на базы переключающих транзисторов 18 и 19, которые усиливают по мощности напр жение задающего генератора. При подаче тактовых импульсов на входную щину Г логических элементов И 8 и 9 на выходе логического элемента И 9 возникает сигнал логической единицы, а на выходе логического элемента И 8 сигнал отсутствует. Вызвано это тем, что на других входах указанных логических элементов сигналы, поступающие с выходов соответствующих компараторов 6 и 5, наход тс  в противофазе. Кроме этого, сигнал на выходе датчика 24 тока при отсутствии тока в цепи нагрузки имеет уровень логической единицы. 6 При поступлении первого импульса на вход « + 1 реверсивного счетчика 10 он начинает считать импульсы в двоичном коде в направлении пр мого счета. Алгоритм состо ний на выходных щинах реверсивного счетчика приведен в таблице состо ний. В результате поступлени  счетного импульса на вход « + 1 на одном из его выходов (например а) возникает перепад напр жени , который включает транзисторньш ключ 29 одного из выпр мительных каскадов 2. В этом случае выходное переменное напр жение двухтактного транзисторного инвертора поступает на вход Г-образного фильтра 3 и 4. Это напр жение обеспечивает колебательный или апериодический зар д конденсатора (в зависимости от характера характеристического сопротивлени  LC-контура Г-образного фильтра 3 и 4 с учетом вли ни  нагрузки). Ток зар дки дроссел  3 и конденсатора 4 с учетом тока в цепи нагрузки вызывает ток в цепи датчика,24 тока. В результате протекани  тока зар дки LC-контура на выходе датчика тока возникает сигнал логического нул , который блокирует поступление тактовых импульсов на вход «-f 1 реверсивного счетчика 10 с помощью логического элемента И 9 на врем  зар дки конденсатора 4 до установившегос  значени . После сн ти  сигнала блокировки по току зар дки LC-контура на выходе логического элемента И 9 по вл етс  очередной импульс , поступающий на вход « + 1 реверсивного счетчика 10. При этом реверсивный счетчик 10 переходит в другое состо ние, которое св зано с по влением на другом его выходе (б) сигнала логической единицы, который обеспечивает включение второго транзисторного ключа 29. На первом выходе (а) реверсивного счетчика 10 устанавливаетс  нуль, поэтому первый транзисторный выключаетс . В результате очередного скачка напр жени  на входе фильтра на такую же величину происходит подзар дка конденсатора. На врем  подзар дки конденсатора 4 выходной сигнал датчика 24 тока блокирует поступление тактовых импульсов на. вход « + 1 реверсивного счетчика 10 аналогичным образом с помощью логического элемента И 19. Далее процессы в схеме повтор ютс  и происходит включение транзисторных ключей по алгоритму, указанному в таблицею состо ний. При каждом переключении обмоток трансформатора напр жение в установившемс  состо нии возрастает на посто нную величину. Процесс переключени  выходных обмоток 23 с помощью транзисторных ключей 29 происходит до тех пор, пока напр жение на выходе устройства не достигнет нижнего значени  опорного напр жени  UOHK...При этом происходит срабатывание компаратора 6.J ( фиг. 26). В результате срабатывани  компаратора 6 блокируетс  вход « +1 реверсивного счетчика с помощью логического элемента И 9 . и в счетчике прекращаетс  счет импульсов в пр мом направлении. Так как сигнал с2 выходов компараторов поступает на вход логического элемента И 7, то с учетом состо ний компараторов (фиг. 2,6 и в) на выходе логического элемента И 7 возникает логический сигнал (фиг. 2,г), который включает широтно-импульсный модул тор 11. При включении щиротно-импульсного модул тора И задающий генератор начинает работать в режиме модул ции переменного напр жени  по длительности. Глубина модул ции импульсов переменного напр жени 3 определ етс  сигналом обратной св зи по выходному напр жению, поступающему vCa второй вход щиротно-импульсного модул тора 11. В этом режиме устройство работает как обычный ключевой регул тор, в котором стабилизаци  напр жени  обеспечиваетс  за счет изменени  щирины импульсов. В случае, если выходное напр жение устройства превысит величину заданного напр жени  Uojepx . .(фиг. 2,а), срабатывает другой компаратор 5 (фиг. 2,0). При срабатывании компаратора 5 широтно-импульсный модул тор, 11 вык ючаетс  с помощью элемента И 7 совпадени ) (фиг. 2, и включаетс  вход «-1 реверсивного счетчика 10, так как на входе логического элемента И 8 будет действовать сигнал логической «1, поступающий с выхода компаратора 5. В этом случае очередной импульс, поступающий на щину тактовых импульсов, сдвигает реверсивный счетчик в обратном направлении, и напр жение на выходе устройства снижаетс  дискретно на заданную величину. Снижение выходного напр жени  за счет,тока нагрузки происходит до тех рюр пока устройство не перейдет в зону щиротно-импульсного регулировани  ( фиг. 2,а). Далее процессы в схеме повтор ютс , Дл  больщей  сности на фиг. 2, показаны эпюры напр жений на щине тактовых импульсов , на фиг. 2,е - импульсы на входе « + 1 и на фиг. 2,ж - импульсы на входе «-1 реверсивного счетчика 10 дл  случа  пр мого и обратного счета. Выбира  число управл емых выпр мительных каскадов, можно дискретно регулировать выходное напр жение с заданной точностью и значительно повысить степень стабилизации за счет схемы щиротно-импульсного регулировани . В св зи с тем, что глубина щиротно-импульсного регулировани  импульсов обычно составл ет доли процента, предлагаемый конвертор посто нного напр жени  обладает р дом преимуществ, которые отсутствуют, в известных устройствах, а именно: - заданный уровень пульсаций обеспечиваетс  применением фильтра с незначительной величиной реактивных элементов; - устройство обладает высоким быстродействием в услови х работы на динамическую нагрузку; - устройство может работать с сохраненнем указанных выще характеристик в щироком диапазоне входных и выходных напр жений, так как форма напр жени  не измен етс . )i ЛГ Выход

V U eepif

а

USbiX.

US6/X

%

пппоппоопппопппппппооппо 1оппо

-1

о D ШШШММ

ж

Claims (1)

1. СТАБИЛИЗИРОВАННЫЙ ИСТОЧНИК ВТОРИЧНОГО ЭЛЕКТРОПИТАНИЯ, содержащий преобразовательные ячейки, включенные по выходу последовательно, реверсивный счётчик, выходы которого соединены с входами управления преобразовательных ячеек, широтно- импульсный модулятор, выход которого соединен с входом управления инвертора преобразовательной ячейки, а модулирующий вход — с выходным выводом, первый элемент И, первый и второй компараторы напряжения и источник опорного напряжения, отличающийся тем, что, с целью повышения КПД и быстродействия, в него введены второй и третий элементы И, делитель источника опорного напряжения, а преобразовательные ячейки выполнены с общим транзисторным инвертором с датчиком тока на входе, при этом первые входы компараторов соединены с выходным выводом, второй вход первого компаратора — с выходом верхнего плеча делителя источника опорного напряжения, а второй вход, второго компаратора — с выходом нижнего плеча делителя источника опорного напряжения, неинвертирующий выход первого, компаратора через второй элемент И соединен с шиной «-1» реверсивного счетчика, инвертирующий выход второго компаратора через третий элемент И — с шиной « + 1» реверсивного счетчика, вторые входы второго и третьего элементов И g соединены с вводом тактовых импульсов, третий вход третьего элемента И — с выходом датчика тока, инвертирующий вход первого и неинвертирующий выход второго компараторов — с соответствующими входами первого двухвходового элемента И, выход которого соединен с входом включения широтно-импульсного модулятора.

   SU ... 1049876 >