SU1035593A2 - Параметрический импульсный стабилизатор посто нного напр жени - Google Patents

Abstract

ПАРАМЕТРИЧЕСКИЙ ИМПУЛЬСНЫЙ СТАБИЛИЗАТОР ПОСТОЯННОГО НАПРЯЖЕНИЯ по авт. св. 935929, о т л и ч а ю щ и и с   тем, что, с целью увеличени  функциональных возможностей , путем расширени  диапазона стабилизации, св зь выхода первого триггера с одним входом логического элемента, в качестве которого используетс  первый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, выполнена 0-триггер , счетный вход которого подключен к неинвертирующему выходу первого триггера, а св зь второго входа второго триггера с выходом компаратора выполнена через второй .логический элемент ИСКЛЮЧАКВДЕЕ ИЛИ, причем другой вход второго логического элемента ИСКЛЮЧ ШЩЕЕ ИЛИ подсоединен к выходу D-триггера, а выход подключен к R-входу второго триггера , вход ключевого транзистора подсоединен к О-входу О-триггера. со ел сл х :о

Description

Изобретение относитс  к электротехнике , а именно к промьшшенности средств св зи, и может быть исполь зовано при построении универсальны высокостабильных вторичных источни ков питани  радиоэлектронной аппаратуры , например телевизионной. По основному авт. св. 935929 известен параметрический импульсный стабилизатор посто нного напр жени , содержащий последователь но соединенные и включенные в силовую шину ключевой транзистор и дроссель LCD-фильтра, конденсатор которого соединен с выводами дл  п ключени  к нагрузке, интегратор, один вход которого соединен с обще точкой ключевого транзистора и дро сел  LCD-фильтра, другой вход - с источником опорного напр жени , компаратор, задающий генератор, два триггера и логический элемент. Один вход компаратора соединен с источником опорного напр жени , др гой вход - с выходом, интегратора. Выход здцающего генерат.ора соединен с входом первого триггера, вых которого соединен с входом второго триггера и одним из входов логичес го элемента. Другой вход логического элемента соединен с выходом в рого триггера, второй вход которого соединен с выходом компаратора. Выход логического элемента подключ к входу ключевого транзистора flj. Недостатком этого стабилизатора  вл етс  узкий диапазон стабилизации выходного напр жени . Это обус ловлено тем, что дл  устойчивой работы стабилизатора длительность времени от начала каждого периода до гломента срабатывани  компаратор ограничена на уровне половины периода. Поэтому стабилизатор может работать или только при выходном напр жении меньше, чем половин входного, или, соответственно, бол ше, Цель изобретени  - увеличение функциональных возможностей путем расширени  диапазона стабилизации. Поставленна  иель достигаетс  тем, что в параметрическом импульсном стабилизаторе посто нного напр жени  по авт. св. 935929, содержащем последовательно соединенные и включенные в силовую шину ключевой трайзистор и дроссель LCD-фильтра, конденсатор которого соединен с выводами дл  подключени  к нагрузке, интегратор, один вход которого соединен с общей точкой ключевого транзистора и дроссел  LCD-фильтра, другой вход с источником опорного напр жени , компаратор, один вход которого сое динен с источником опорного напр жени  , а другой вход - с выходом интегратора, последовательно соединенные задающий генератор и первый триггер, второй триггер и логический элемент, причем выход первого триггера соединен со счетным входом второго триггера и одним входом логического элемента, другой вход логического элемента соединен с-выходом второго триггера, второй вход которого соединен с выходом компара тора7 э выход логического элемента подключен к входу ключевого транзистора , указанна  св зь выхода первого триггера с одним входом логического элемента, в качестве которого используетс  первый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, выполнена через D-триггвр, счетный вход которого подключен к неинвертирующему выходу первого триггера, а св зь второго входа второго Триггера с выходом компаратора выполнена через второй логический элемент ИСКЛЮЧАЩЕЕ ИЛИ, причем другой вход вт ррого логического элемента ИСКЛЮЧАЮШЕЕ ИЛИ Яодсоединен к выходу D-триггера, а выход подключен к R-входу второго триггера, вход ключевого транзистора подсоединен к D-входу D-триггера. На фиг. 1 изображена структурна  схема параметрического импульсного стабилизатора посто нного напр жени / на фиг. 2 - диаграм1 ы при выходном напр жении стабилизатора меньше половины входного; на фиг.Здиаграммы напр жений при выходном напр жении больше половины входного напр жени . Параметрический импульсный стабилизатор посто нного напр жени  {фиг. 1} содержит последовательно t соединенные и включенные в силовую шину ключевой транзистор 1 и сглаживаюьшй LCD-фильтр, состо щий из диода 2, дроссел  3 и соединенного с выводами дл  подключени  к нагрузке конденсатора 4. Обща  точка ключевого транзистора 1 и дроссел  3 соединена с инверсным входом интегратора 5, выход которого соединен с одним из входов компаратора 6. Другой вход компаратора б соедиНен с пр мым входом интегратора 5 И источником опорного напр жени  7. Задак ций генератор 8, определ ющий рабочую частоту стабилизатора, соединен со счетным входом первого триггера 9, инверсный выход которого подключен к счетному входу второго триггера 10. Пр мой выход первого триггера 9 соединен со счетным входом D-триггера 11, управл ющего логическими элементами ИСКЛЮЧАЩЕЕ ИЛИ 12 и 13. Выход D-триггера 11 подключен к одному из входов этих элементов . Второй вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 12 соединен с выходом компаратора 6, а выход подключен к R-входу второго триггера

10.Второй вход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13 соединен с выходом второго триггера 10, а выход соединен с входом ключевого транзистора 1 и с О-входом 0-триггера

11.Счетные входы триггеров  вл ютс  динамическими, т.е. триггеры измен ют свое состо ние только в мменты перепада потенциала на этих входах.

Стабилизатор работает следующим образом..

Импульсы с выхода задающего генератора U|r (фиг. 2 и 3) с двойной рабочей частотой подаютс  на вход первого триггера 9. Импульсы с его инверсного выхода U с рабочей частотой и скважностью, равной двум/ подаютс  на счетный вход второго триггера 10, в результате чего на его выходе по вл ютс  импульсы Ug управл ющие ключевым транзистором 1. Напр жение с выхода ключевого транзистора подаютс  на вход интегратора 5 и вход LCD-фильтра. В процессе интегрировани  разности напр жени  на входе интегратора Ug)( и опорного UQ, напр жение на выходе интегратора UHHT через некоторое врем  достигает / что вызывает срабатывание компаратора и возвращение второго триггера в первоначальное дл  каждого периода состо ние. Далее процесс повтор етс . Инвертирование сигналов с выхода второго триггера U. и с вывода компаратора Уц; осуществл етс  с помощьюлогических элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 12 и 13 по сигналу с выхода О-триггера 11 - U . Переход стабилизатора из области, в выходное напр жение меньше половины входного (Фиг. 2) в область, в которой выходное напр жение больше половины входного (фиг. 3J| осуществл етс  автоматически при переключенииD-триггера 11, что 5 позвол ет стабилизировать выходное напр  ение во всем диапазоне изменени  входного без каких-нибудь дополнительных изменений в рассматриваемом устройстве. Дл  этого на

o счетный вход D-триггера 11 подаютс  импульсы с пр мого выхода первого триггера 9, а на D-вход О-триггера - с выхода второго логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13.

5 При низком логическом уровне на выходе D-триггера напр жение на входе ключевого транзистора 1 син , фазно с напр жением на выходе второго триггера 10 U, (фИг. 2) При вы соком уровне напр жени  на выходе D-TjiHrrepa напр жение на входе } лючевого транзистора противофазно напр жению U (фиг. 3). Аналогич-но , в зависимости от уровн  напр жение на выходе О-триггера, на

5 R-вход второго триггера поступает или пр мой, или инвертированный сигнал с выхода компаратора.

Применение предлагаемого стабилизатора в высокостабильных источниках питани  обеспечивает уменьшение потерь энергии в них, уменьшение их габаритов и веса. Указанные преимущества достигаютс  5 за счет повышени  КПД высокос бильных источников питани  вследствие использо вани  в них предлагаемого стабилизатора, что становитс  возможным из-за расширени  диапазона его стабилизации.

Claims (1)

1. ПАРАМЕТРИЧЕСКИЙ ИМПУЛЬСНЫЙ СТАБИЛИЗАТОР ПОСТОЯННОГО НАПРЯЖЕНИЯ по авт. св. » 935929, о т л и ч а ю щ и й с я тем, что, с целью увеличения функциональных возможностей, путем расширения диапазона стабилизации, связь выхода первого триггера с одним входом логическо- ~ го элемента, в качестве которого используется первый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, выполнена через 0-триггер, счетный вход которого подключен к неинвертирующему выходу первого триггера, а связь второго входа второго триггера с выходом компаратора выполнена через второй логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, причем другой вход второго логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подсое динен к выходу D-триггера, а выход подключен к R-входу второго триггера, вход ключевого транзистора' соединен к D-входу D-триггера.

   πολ-

   SU ,..,1035593

   Ο