SU1002991A1 - Устройство дл контрол пороговых уровней радиоэлектронных схем - Google Patents

Description

J Изобретение относитс  к контрольно измерительной технике и может быть нс пользовано при построении автоматизнрованиой контрольно-измерительной аппаратуры дл  измерени  парг1метров ра|диоэлектронных схем, например, микросхем , h®iKpoc6opoK. Известен измеритель пороговых на- пр жений логических схем, содержаний тактовый генератор, селектор, счетчик дешифратор, триггер, источник линейно измен гацегос  напр жени , компаратор, генератор сброса и линию згщержки 1} Недостатком данного устройства  вл етс  низка  достоверность контрол  обусловленна  тем, что пороговые уровни измер ютс  в статическом, а не в дингшическом режиме. Наиболее близким к изобретению техническим решением  вл етс  устройdTBO дл  контрол  пороговых уровней радиоэлектронных схем, содержащее генератор, пилообразного напр жени , коммутаторы, преобразователь и генератор высокочастотного (ВЧ) сигнааа , 2. Известное устройство позвол ет автоматически измер ть пороговые напр жени  потенциальных логических схем, так как на провер емую схему подаетс  сумма низкочастотного пи .лообразного сигнгша и ВЧ-сигнала. |При этом провер ема  схема фактически доводитс  до порога срабатывани  пилообразным напр жением, т.е. ; при этом измер етс  чувствительность (порог, срабатывани ) схемы по низкочастотному сигналу, мальй B4-cHiv| нал дает лишь незначительный вклада в общую сумму входного напр женг   ; и служит только дл  более точной фиксации уровн  выходного сигнала , при котором определ етс  входной пороговый уровень. Така  методика измерени  при емлема только дл  тех случаев, когда определ ют пороговые уровни или чувствительность схемы по посто нному току или по низкочастотному (квазипосто нному) сигналу. Однако .дл  быстродействующих импульсных схем представл ет интерес чувстви тельность по высокочастотному сигналу (импульс короткой длительное- ти), котора  может значительно (на пор док и. больше) отличатьс  от чувствительности на низкочастотном .сигнале. В известном же устройстве,, где, как указывалось, на вход провер емой схемы воздействует низкочас ртное пилообразное напр жение, измер етс  чувствительность провер емой схемы ко низкочастотному сигналу или по посто нному току, что и определ ет низкую достовер ность результата контрол . Кроме того, высокочастотные пороговые схемы очень часто содержат в цепи входного сигнала разделитель ный конденсатор, причем чем большим быстродействием обладает схема, тем меньше емкость этого конденсатора. В этом случае низкочастотный пилообразный сигнал или вообще не пройдет через эту емкость, или передаёт с  с большими искажени ми, что.не позвол ет измерить чувствительность с требуемой точностью и снижает достоверность результата контрол . Кроме того, низка  помехоустой-. чивость снижает достоверность контрол , так как в процессе измерени  срабатывание схемы фиксации происхо дит однократно в момент достижени  суммой пилообразного напр жени  и ВЧ-сигнала контролируемого порогово го уровн . Поэтому воздействие одиночной помехи достаточной величины в любой момент изменени  пилообразного , напр жени  может привести к срабатыванию схемы фиксации и, следовательно , к регистрации. Цель изобретени  - повышение достоверности результатов контрол . Поставленна  цель достигаетс  тем, что в устройство дл  контрол  пороговых уровней радиоэлектронных схем, содержащее генератор нарастающего напр жени , первый генератор , импульсов, измеритель, соединенный первым входом с входом контролируемой электронной схемы, дискриминато соединенный первым входом с выходом контролируемой электронной схемы, вторым входом - с входом устройства блок управлени , соединенный первым выходом с вторым входом измерител , введены элемент И, накопитель и бло стробировани , соединенный первым входом с выходом генератора нараста ющего напр жени , вторым входом - с выходом элемента И, соединенного вх дом с выходом первого генератора и пульсов р вторым входом - с вторым выходом блока управлени , третий выход которого соединен с первым входом накопител  и с первым входом генератора нарастающего напр жени , четвертый вход - с вторым входом ге нератора нарастающего напр жени , соединенного третьим входом с выходом накопител , соединенного вторым входом с выходом дискриминатора, и тем, что генератор нарастающего напр жени  второй генератор импульсов, ключ, счетчик и цифроаналоговвгй преобразователь, соединенный выходом ,с выходом генератора входом - С выходом счетчика, соединенного первым входом с первым входом генератора, вторым входом - с выходом ключа, соединенного первым ВХОДОМ с вторым входом генератора, вторым входом - с выходом второго генератора импульсов, третьим входомс третьим входом генератора, а также тем, что блок стробировани  содержит первый, второй и третий резисторы и первый и второй транзисторы , причем первый вход блока стробировани  соединен через первый резистор с базой первого транзистора, соединенного эмиттером через второй резистор с шиной питани , непосредственно с выходом блока стробировани  и коллектором второго транзистора , соединенного эмиттером с шиной Земл  и с коллектором первого транзистора , базой через третий резисторс вторым входом блока стробировани . На фиг. 1 представлена блок-схема предлагаемого.устройства; на фиг. 2диаграммы , по сн кмцие работу предла- гаемого устройстваj на фиг. 3 - электрическа  схема блока стробировани . Устройство содержит блок 1 управпени , генератор 2 нарастающего напр жени , второй генератор 3 импульсов , ключ 4, счетчик 5, цифроаналоговый преобразователь СДАП) 6, первый генератор 7 импульсов, элемент И 8, блок 9 стробировани , провер емую схему 10, измеритель 11, дискриминатор 12, накопитель 13. Устройство работает следующим образом . В исходном состо нии с блока 1 управлени  на входы элемента И 8 и ключа 4 поступают потенцисшы, запирающие эти каскады (осциллограммы на фиг, 2 а,б), в результате чего импульсы генераторов 3 и 7 не проход т соответственно на выходы ключа 4 и элемента И 8. В момент начала измерени , определ емый/ например, нажатием кнопки Пуск в блоке 1 управлени , с блока 1 управлени  на вход ключа 4 поступ&ет разрешающий импульс Up (фиг.26), длительность которого равна длитель- ности измерительнрсти цикла. Одновре-;. менно с передним фронтом этого импульса на вход счетчика 5 и вход накопител  13 поступает импульс сбро- са (осциллограмма на фиг. 2в), устанавливающий счетчик 5, а следовательно , и ЦАП 6 в нулевое состо ние и разр жающий накопительную емкость в накопителе 13 от напр жени  U до нул . В результате этого на вхоДИ ключа 4 (который может быть выполнен, например, в виде трехвходового элемента И-НЕ по О) поступают напр жени  Up-uU ciO (фиг. 2г), что обеспечивает прохождение счетных импульсов ( на фиг, 26,м) от генератора 3 на выход ключа 4, т.е. на вход

счетчика 5 (напр жение U на фиг. 2д) .

Счетчик 5 начинает считать эти импульсы, что приводит к последовательному включению разр дов ЦЛП 6 (начина  с младшего), в результате чего на выходе ЦЛП 6 формируетс  ступенчато нарастающее напр жение (осциллограмма на фиг. 2е), поступающее на вход блока 9 стробировани ..

Так -как с началом цикла измерени  на вход элемента И 8 поступает разреаакжщй импульс U (осциллограмма на фчг. 2а),.испытательные импульсы (UKM на фиг. 2ж) от генератора 7 проход т через элемент И 8, на входе которого возникают стробирующие импульсы U (осциллограмма на фиг.2в).

Таким образом, на входах блока i9 стробировани  присутствуют стробирующие импульсы U. и ступенчатое нарр жение ицоп

На фиг. 3 показан возможный вариант выполнени  элемента И 8 и блок.а стробировани  на транзисторах 17 и 18: на базу транзистора 17 подаетс  напр жение с выхода ЦАП 6, а на базу транзистора 18 в качестве стробирующих поступают испытательные импульсы с выхода элемента И 8.

При подаче на базу транзистора 18 высокого потенциала (фиг. 3) этот транзистор открываетс  и шунтирует выход эмиттерного повторител  на транзисторе 17, при этом напр жение на эмиттере близко к нулю,- Когда же на базу транзистора 18 подаетс  низкий потенциал «.О, транзистор 18 закрыт и не шунтирует цепь эмиттера транзистора 17, при этом напр жение с базы транзистора 17 проходит на выход повторител . Б результате этог на выходе эмиттерного повторител  17 т.е. на выходе блока 9 стробировани  формируетс  импульсное напр жение со ступенчато нарастающей амплитудой, причем внутри каждой ступеньки галплитуда импульсов имеет посто нное значение (осциллограмма на фиг. 2и). Величина ступеньки выбираетс  меньше допустимой погрешности измерени  чувствительности.

Длительность каждой ступеньки определ етс  периодом следовани  счет (1ЫХ импульсов от генератора 3, а количество испытательных импульсов в пределах одной ступеньки определ етй  соотношением периодов следовани импульсов генераторов 3 и 7.

Напр жение с выхода стробирующего каскада в качестве вхрдного напр жени  Ug подаетс  на провер емую схему 10. При этом выходное напр жение этой схемы измен етс  в соответствии с видом ее передаточной характеристики , например, -так, как показано на осциллограмме фиг. 2К, и при определенной ступеньке амплитуда вы::одных импульсов провер емой схемы 10 достигает значени  U , при котором определ етс  порог Срабатывани  или импульсна  чувствительность схемы Ugj( . Это вызывает срабатывание дискриминатора 12, на который подано опорное напр жение U, соответствующее напр жению

Импульсы с выхода дискриминатора 12 (Цд на фиг.- 2л) поступают на накопитель 13/ выполненный, например, по схеме пикового детектора, и зар жают емкость накопител  (осциллограмма на фиг. ) , с выхода которого напр жение U поступает на один из входов ключа 4. При достижении напр жением Цц некоторого значени  U, достаточного дл  запирани  ключа 4, последний закрываетс , и поступление счетных импульсов от генератора 3 на вход счетчика 5 прекращаетс  (фиг. 2д), в результате чего прекращаетс  нарастанио напр жени  в ЦАП б ина его вых6дё устанавливаетс  посто нное напр жение, равное напр жению ступеньки, при которой входное импульное напр жение провер емой схемы Ug oстигло порога срабатывани  llSv .В

ол

результате этого до момента окончани разрешающего импульса Uр на вход провер емой схемы будут поступать импульсы посто нной амплитуды и gx После того, как разрешающий импульс заканчиваетс , на выходе элемента Я 8 устанавливаетс  потенциал логического нул , в результате чего транзистор 18 блока 9 фиг. 3) посто нно закрыт, и на выходе каскада (коллектор транзистора 17) устанавливаетс  посто нное напр жение LL, значение которого равно амплитуде импульсов, при которой выходное напр жение про .вер емой схеьфл достигает значени  вых т.е. U- UцJ (фиг. 2и). Напр жение U-поступает на вход измерител  11 посто нного напр жени , на вход запуска которого подаетс  сигнал от блока 1 управлени  (импульс Uj на фиг. 2н). В качестве измерител  можно использовать, например, электронный цифровой вольтметр, который при поступлении указанного сигнала запуска регистрирует напр жение U, т.е. измеренное значение.импульсной чувствительности провер емой схемы. Измеритель 11 может быть выполнен в .виде дискриминатора напр жени  посто  нного тока (например, операционный усилитель-компаратор), в этом случае обеспечиваетс  контроль по принципу годен-брак..

Claims (2)

1. В предлагаемом устройстве на вход провер емой схемы 10 подаютс  импульсы , параметры которых (длительность, частота следовани ) задаютс  генератором 7 в соответствии с требовани ми , предъ вл емыми к входным импуль;сам провер емой схемы при измерении ее импульсной чувствительности, а измер етс  в конечном итоге напр же ние посто нного тока, равное искомо импульсной чувствительности. Предлагаемое устройство таким образом, позвол ет) как и известное устройст во, измер ть пороговые напр жени  логических схем при любой длительности входного сигнала, вместе с тем, в отличие от известного устрой ства, дает возможность измер ть импульсную чувствительность быстродей ствующих импульсных схем при сколь угодно короткой длительности входных импульсов, определ емой генератором 7 и быстродействием элемента .и 8 и блока 9 стробировани . В результате этого значительно расшир ютс  функциональные возможности предлагаемого устройства. Кроме, тогч за счет измерени  посто нного напр  женин, вместо измерени  амплитуда. коротких импульсов, существенно повышаетс  точность измерени  импульс ( Ной чувствительности. Напр жение на накопителе 13 достигает значени  U, при котором прекращаетс  нарастание напр жени  ЦАП 6, при поступлении на накопитель некото рогочисла N импульсов с дискриминатора 12, т.е. при поступлении на вход провер емой схемы 10 N входных импульсов. Это число N может быть сделано любым за счет соответствующего выбора посто нной времени зар да емкости в накопителе 13 и выбора соответствующего соотношени  длитель ности ступеньки ЦАП 6, т.е. периода счетных импульсов генератора 3 и периода испытательных импульсов генератора 7. В результате этого при случайном срабатывании провер емой схемы от какой-либо одиночной или кратковременной помехи напр жение на накопителе не достигнет значени  UJ., и, следовательно, напр жение ЦАП.б : будет и дальше нарастать, пока не достигнет такого значени , при котором начнетс  устойчивое срабатывание провер емой схемы. Таким образом, введение накопител  13 в предлагаемое устройство значительно повышает его помехоустойчивость псР сравнению с известным .устройством (что в конечном счете также повышает точность измерени ). Формула изобретени  1. Устройство дл  контрол  порогб вых уровней радиоэлектронных схем содержащее генератор нарастающего напр жени  первый генератор импульсов , измеритель, соединенный первым входом с входом контролируемой электронной схемы, дискриминатор, соединенный первым входом с выходом конт|ролируемой электронной схемы, вторьлм входом - с входом устройства, блок управлени , соединенный первым выходом с вторым входом измерител , отличающеес  тем, что, с целью повышени  достоверности контрол , в устройство введены элемент И, накопитель и блок стробировани , соединенный первым входом с выходом генератора нарастающего напр жени , вторым входом - с выходом элемента И, соединенного первым входом с выходом первого генератора импульсов, вторым входом - с вторым выходом блока управлени , третий выход которого соединен с первым входом накопител  и с первым входом генераторанарастающего напр жени , четвертый выход с вторым входом генератора нарастающего напр жени , соединенного третьим входом с выходом накопител , соединенного вторым входом с выходом дискриминатора. 2.Устройство по п. 1, отличающеес  тем, что генератор нарасталощего напр жени  содержит второй генератор импульсов, ключ, счетчик и цифроаналоговый преобразователь, соё диненный выходом с выходом гене ратора, входом - с выходом счетчика , соединенного первым входом с . первым входом генератора, вторым входом - с выходом ключа, соединенного первым входом с вторым входом генератора , вторым входом - с выходом второго генератора импульсов, третьим входом - с третьим входом генератора. 3.Устройство по п. 1, отличаю .щеес  тем, что блок стробировани  содержит первый, второй 1и третий резисторы и первый и второй транзисторы, причем первый вход блока стробировани  соединен через первый резистор с базой первого транзистора, соединенного эмиттером через второй резистор с.шиной питани , непосредственно с выходом блока стробировани  и коллектором второго транзистора, соединенного эмиттером с шиной Земл . и с коллектором первого транзистора, базой через третий резистор вторым входом блока стробировани . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельствоСССР № 526833, кл. G. 01 R 31/28, 1976.
2. 2.Авторское свидетельство СССР № 266943, кл. G 01 R 31/28-, 1970 (прототип).