SE439083B - Sett att bringa en oscillator i fas med en inkommande signal jemte anordning for genomforandet av settet - Google Patents
Sett att bringa en oscillator i fas med en inkommande signal jemte anordning for genomforandet av settetInfo
- Publication number
- SE439083B SE439083B SE8107121A SE8107121A SE439083B SE 439083 B SE439083 B SE 439083B SE 8107121 A SE8107121 A SE 8107121A SE 8107121 A SE8107121 A SE 8107121A SE 439083 B SE439083 B SE 439083B
- Authority
- SE
- Sweden
- Prior art keywords
- oscillator
- output
- signal
- phase
- binary
- Prior art date
Links
- 230000002051 biphasic effect Effects 0.000 description 12
- 238000005070 sampling Methods 0.000 description 7
- 238000001914 filtration Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Communication Control (AREA)
Description
15 20 25 30 35 8107121-9 en oscillator l i fas med en inkommande signal, vilken signal vid den visade utföringsformen antages vara en bifasmodulerad datasignal av vilken tre på varandra följande databitar med samma tecken visas i fig 2. Den bifasmodulera- de datasignalen inkommer över ingången Z hos en samplingskrets 3, som styrs av oscillatorns l utsignal över utgången la och som vid den visade utföringsformen är avsedd att sampla den inkommande, bifasmodulerade datasignalen fyra gånger per bitperiod T. När oscillatorns l utsignal ligger i fas med den inkommande signalen fördelar sig samplen på i fig 2 visat sätt, där de fyra samplen under respektive visad bitperiod betecknas- A','B', C' och D', A", B", C" och D" respektive A'", B"', C'" och D'". Enligt uppfinningen matas samplen till enkomparator 4, vilken är anordnad att i beroende av om samplens polaritet är positiv ellernegativ avge efter varandra följande hög- eller lågnivåsignaler dvs binära ettor eller nollonÖver komparatorns 4 utgång kommer följaktligen en följd av binära ettor och nollor att uppträda, där en etta betyder att det motsvarande samplet varit positivt, medan en nolla betyder att det motsvaran- de samplet varit negativt eller vice versa. Dessa ettor och nollor inmatas i tur och ordning i ett skiftregister 5, som vid den visade utföringsformen uppvisar tre steg l, II och III. Skiftregisterstegens utgångar är anslutna till en logikkrets 6, som är anordnad att på basis av innehållet i skiftregistret 5 fastställa huruvida fasskillnaden mellan oscillatorns l utsignal och den över ingången 2 inkommande signalen är positiv eller negativ och i beroende härav avge en hög- eller lågnivåsignal dvs en binär etta eller nolla. Enligt uppfinningen är oscilla- torn l anordnad att över sin utgång la avge en utsignal, som antar endera av två frekvenser i beroende av utsignalen från logikkretsen 6. Oscillatorutsig- nalens frekvenser är enligt uppfinningen så valda att den ena frekvensen är förutbestämt högre medan den andra frekvensen är förutbestämt lägre än den över ingången 2 inkommande signalens frekvens. Oscillatorn l styrs således binärt från logikkretsen 6 och bringas härvid att över utgången la avge endera av sina båda utsignalfrekvenser till samplingskretsen 3. Över sin utgång lb avger oscillatorn l till logikkretsen 6 en utsignal, vars frekvens är hälften av den över utgången la avgivna utsignalens frekvens.
Logikkretsen 6 innefattar vid den i fig l visade utföríngsformen dels två EXELLER-grindar 7 och 8 med vardera två ingångar och en utgång, dels en OCH-grind 9 med två ingångar och en utgång och dels en vippa lÛ med två ingångar och en utgång. 10 15 20 25 30 “' 8107121-9 EXELLER-grindens 7 båda ingångar är anslutna till respektive utgång från skiftregisterstegen I och lll, medan utgången är anslutentill den ena ingången hos OCH-grinden 9, vars andra ingång är ansluten till oscillatorns l utgång lb och vars utgång är ansluten till triggingången hos vippan 1D, vars utgång i sin tur är ansluten till oscillatorns 1 styringång.
EXELLER-grindens 8 båda ingångar är anslutna till respektive utgång från skiftregisterstegen I och Il, medan utgången år ansluten till vippans 10 dataingång.
EXELLER-grindarna 7 och 8 avger en binär etta över utgången endast när en binär etta uppträder över endera ingången. Det är dessa EXELLER-grindar som på basis av det binära innehållet i skiftregistrets 5 steg fastställer huruvida oscillatorns l utsignal ligger före eller efter i fas i förhållande till den inkommande signalen. Denna fasjämförelse är enligt uppfinningen anordnad att få nagon verkan endast vid vartannat samplingstillfälle. Detta åstadkommas medelst OCH-grinden 9, som över sin ena ingång mottar oscillatorns 1 utsignal över utgången lb, vilken utsignals frekvens är hälften av den över utgången la avgivna utsignalens frekvens såsom angivits ovan. Fasjämförelsen är vid den visade utföríngsformen anordnad att ske på basis av tre sampel nämligen ett B- sampel, ett D-sampel och ett mellanliggande sampel, dvs ett A- eller ett C- sampel.
Antag att en bifasmodulerad signal av i fig 2 visad typ inkommer över ingången 2 och samples på i fig 3 visat sätt. På basis av exempelvis samplen Bl, Cl och Dl, som således ger den binära bitföljden l,0,Û kommer logikkretsen 6 att fastställa att oscillatorns l utsignal 'över utgången la ligger efter i fas i förhållande till den bifasmodulerade signalen. I skiftregisterstegen I, II och III uppträder således bitarna 1,0 respektive D, vilka ger upphov till binära ettor över utgångarna från EXELLER-grindarna Toch 8. Eftersom en signal även upptäder över oscillatorns 1 utgång lb kommer OCH-grinden 9 att avge en binär- etta till vippans 10 triggingång, vilken binära etta överför den över vippans 10 dataingång från EXELLER-grinden 8 inkommande binära ettan till vippans 1D utgång för att bringa oscillatorn l att avge sin utsignal av högre frekvens i och för att minska fasskillnaden mellan oscillatorutsignalen och den inkommande bifasmodulerade signalen. lÜ 15 Zl] 25 30 .8107121-9 Vid nästföljande samplingstillfälle kommer den mot sarnplen Cl, Dl och A2 svarande bitföljden att befinna sig i skíftregistret 5. Eftersom ingen utsignai uppträder över oscillatorutgàngen lb vid denna tidpunkt, erhålles ingen utsignal från OCH-grinden 9.
Vid det därefter följande samplingstillfället kommer den mot samplen Dl, A2 och BZ svarande bitföljden att befinna sig i skiftregistret 5. Skíftregistersteget I innehåller följaktligen en binär nolla, men binära ettor förefinnes i stegen II och III. Även i detta fall erhålles binära ettor över EXELLER-grindarnas 7 och 8 utgångar och eftersom signal uppträder över oscillatorutgången lb till OCH- grinden 9 erhålles en etta även från denna grind, vilken etta triggar vippan 10 att påtrycka- den från EXELLER-grinden 8 kommande ettan över oscillatorn l för att bringa denna att fortsättningsvis avge utsignalen av högre frekvens, eftersom oscillatorn l fortfarande ligger efter den inkommande bifasmodulera- de signalen i fas.
Oscillatorn l kommer att avge sin högre utsignalfrekvens så länge som samplen A och C i fig 3 uppvisar positiv respektive negativ polaritet, dvs ända till dess samplingstidpunkterna förskjutits så att antingen ett Af-sampel uppvisar negativ polaritet eller ett C-sampel uppvisar positiv polaritet. Antag såsom ett exempel att samplet A' i fig 2 har negativ polaritet. I detta fall är samplet B' positivt, medan det föregående icke visade D-samplet antages vara negativt. Dessa sampel medför att skiftregisterstegen I och II kommer att innehålla var sin bínär nolla, medan steget III kommer att innehålla en bínär etta. Härvid kommer EXELLER-grinden 8 att avge en binär nolla till vippan lÛ, medan EXELLER-grinden 7 avger en binär etta till OCH-grinden 9, vilken etta tillsammans med den binära ettan över oscillatorutgången lb ger upphov till en binär etta över OCH-grindens utgång, vilken etta i sin tur triggar vippan att påtrycka nollan från EXELLER-grinden 8 över oscillatornl, som härvid bringas att avge sin utsignal av lägre frekvens som tecken på att oscillatorn nu ligger före den inkommande bifasmodulerade signalen i fas.
Nästa gång OCH-grinden 9 mottar en binär etta över osciliatorutsången lb är när samplen B', C' och D' befinner sig i skiftregisterstegen I, II repsektive III. I detta fall är samplets C' polaritet åter negativ, vilket ger upphov till bitföljden l,0,D i skiftregisterstegen I, II respektive Ill. Detta leder till att EXELLER- 10 15 20 25 30 8107121-9 grindarna 7 och 8 avger binära ettor liksom OCH-grinden 9, varför en binär etta pätryckes oscillatorns l styringàng i och för att bringa oscillatorn att avge sin högre utsignalfrekvens i och med att oscillatorn nu ligger efter den bifasmodu- lerade insignalen i fas.
Denna växling mellan oscillatorutsignalens bada frekvenser utgör tecken pa att oscillatorn nu befinner sig i fas med den bifasmodulerade insignalen. Detta åskådliggöra i fig 4 som funktion av tiden. Oscillatorfrekvensen antages växla mellan frekvenserna fl och f2, vilkas medelvärde vid den visade utföringsfor- men antages vara lika med den inkommande bifasmodulerade signalens frekvens fi. Fig 4 visar det ovan beskrivna fallet, där det antages att samplet A' i fig 2 var negativt liksom samplet C'.
Den i fig 4 àskadliggjorda situationen ger upphov till en förändring Åfav samp- lingstaktens fasläge relativt den inkommande signalens fasläge som funktion av tiden enligt fig 5. Denna tidsfunktions amplitud dvsófl -4f2 motsvarar härvid det resulterade, av oscillatorn l genererade, högfrekventa jittret. Denna jitteramplitud blir givetvis beroende av frekvensskillnaden mellan oscillatorns utsignal och den inkommande signalen. Genom att göra denna frekvensskillnad liten kan godtyckligt lag jitteramplitud erhallas, vilket är mycket önskvärt i vissa tillämpningar. Det därmed höjda kravet pa frekvensnoggrannhet kan uppfyllas genom att exempelvis göra oscillatorn 1 kristallstyrd. Detta innebär dock ingen förändring av uppfinningens grundprincip, som saledes utan extra filtrering ger lågt genererat jitter. Om oscillatorutsignalens bada frekvenser fl och f2 antages skilja sig +20U ppm respektive -200 ppm från den inkommande bifasmodulerade signalens frekvens fi, blir jitteramplituden 200 ppm. Genom att styrsignalen frän logikkretsen 6 till oscillatorn 1 vidare endast utgöres av en binär etta eller en binär nolla, dvs av tecknet pà fasfelet och ej dess storlek, kommer jitter hos den mottagna signalen i form av exempelvis intersymbol- interferens ej att påverka storleken av styrsignalen till oscillatorn l. Härigenom erhalles en effektiv filtrering av jittret hos den mottagna signalen. Förutom fördelarna ur jittersynpunkt möjliggöres en realisering medelst integrerade kretsar av anordningen enligt uppfinningen, eftersom styrsignalen fran logik- kretsen 6 till oscillatorn l är digital.
Claims (2)
1. lÛ 8107121-9 PATENTKRAV l Sätt att bringa en oscillator (l) i fas med en inkommande signal, varvid man fastställer huruvida fasskillnaden mellan oscillatorns (1) utsignal och den inkommande signalen är positiv eller negativ och i beroende härav påverkar oscillatorn (l) till att ändra sin utsignalfrekvens i syfte att minska fas- skillnaden, k ä n n e t e c k n a t av att man i beroende av om fasskillnaden är positiv eller negativ bringar oscillatorn (1) att avge endera av tvâ utsignal- frekvenser, av vilka den ena är högre, medan den andra är lägre än den inkommande signalens frekvens, varvid oscillatorn (l) är bragt i fas med den inkommande signalen, när dessa båda utsignalfrekvenser avges växelvis.
2. Anordning för att bringa en oscillator (1) i fas med en inkommande signal och innefattande organ (3, 4, 5, 6)_ för att fastställa huruvida fasskillnaden mellan oscillatorns (l) utsignal och den inkommande signalen är positiv eller negativ och i beroende härav påverka oscillatorn (1) till att ändra sin utsignal- frekvens i syfte att minska fasskillnaden, k ä n n e t e c k n a d av att oscil- latorn (1) är anordnad 'att i beroende av om fasskillnaden är positiv eller negativ avge endera av tva utsignalfrekvenser, av vilka den ena är högre, medan den andra är lägre än den inkommande signalens frekvens, varvid oscillatorn (l) är bragt i fas med den inkommande signalen, när dessa bada utsignalfrekvenser avges växelvis.
Priority Applications (19)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE8107121A SE439083B (sv) | 1981-11-30 | 1981-11-30 | Sett att bringa en oscillator i fas med en inkommande signal jemte anordning for genomforandet av settet |
MX195214A MX157578A (es) | 1981-11-30 | 1982-11-17 | Mejoras en aparato para poner un oscilador en fase |
KR8205242A KR880000676B1 (ko) | 1981-11-30 | 1982-11-20 | 입력신호와 발진기의 출력신호의 위상을 동기화시키는 방법 및 장치 |
CA000416045A CA1196394A (en) | 1981-11-30 | 1982-11-22 | Method of bringing an oscillator into phase with an incoming signal and an apparatus for carrying out method |
IE2791/82A IE54055B1 (en) | 1981-11-30 | 1982-11-23 | A method of bringing an oscillator into phase with an incoming signal and an apparatus for carrying out the method |
DE8282903497T DE3264690D1 (en) | 1981-11-30 | 1982-11-25 | A method of bringing an oscillator into phase with an incoming signal and an apparatus for carrying out the method |
JP82503566A JPS58502030A (ja) | 1981-11-30 | 1982-11-25 | 発振器を入力信号に位相合わせさせる装置 |
PCT/SE1982/000399 WO1983002045A1 (en) | 1981-11-30 | 1982-11-25 | A method of bringing an oscillator into phase with an incoming signal and an apparatus for carrying out the method |
EP82903497A EP0094956B1 (en) | 1981-11-30 | 1982-11-25 | A method of bringing an oscillator into phase with an incoming signal and an apparatus for carrying out the method |
US06/522,162 US4573024A (en) | 1981-11-30 | 1982-11-25 | PLL having two-frequency VCO |
BR8207995A BR8207995A (pt) | 1981-11-30 | 1982-11-25 | Processo de colocar um oscilador em fase com um sinal de entrada e aparelho para realizacao do processo |
YU02642/82A YU264282A (en) | 1981-11-30 | 1982-11-25 | Arrangement for phasing an oscillator |
AU10127/83A AU555339B2 (en) | 1981-11-30 | 1982-11-25 | A method of bringing an oscillator into phase with an incoming signal and an apparatus for carrying out the method |
ES517762A ES8308459A1 (es) | 1981-11-30 | 1982-11-29 | Un metodo de poner en fase un oscilador con una senal de entrada. |
IT24502/82A IT1154352B (it) | 1981-11-30 | 1982-11-30 | Procedimento per mettere in fase un oscillatore con un segnale in arrivo e apparecchiatura per attuare detto procedimento |
FI832294A FI832294A0 (fi) | 1981-11-30 | 1983-06-22 | Saett att bringa en oscillator i fas med en inkommande signal jaemte anordning foer genomfoerande asaettet |
NO832755A NO157759C (no) | 1981-11-30 | 1983-07-28 | Anordning for aa bringe en oscillator i fase med et innkommende signal. |
DK349783A DK152635C (da) | 1981-11-30 | 1983-07-29 | Fremgangsmaade til at bringe en oscillator i fase med et indkommende signal samt indretning til udoevelse af fremgangsmaaden |
MY367/86A MY8600367A (en) | 1981-11-30 | 1986-12-30 | A method of bringing an oscillator into phase with an incoming sign al and an apparatus for carrying out the method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE8107121A SE439083B (sv) | 1981-11-30 | 1981-11-30 | Sett att bringa en oscillator i fas med en inkommande signal jemte anordning for genomforandet av settet |
Publications (2)
Publication Number | Publication Date |
---|---|
SE8107121L SE8107121L (sv) | 1983-05-31 |
SE439083B true SE439083B (sv) | 1985-05-28 |
Family
ID=20345158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SE8107121A SE439083B (sv) | 1981-11-30 | 1981-11-30 | Sett att bringa en oscillator i fas med en inkommande signal jemte anordning for genomforandet av settet |
Country Status (18)
Country | Link |
---|---|
US (1) | US4573024A (sv) |
EP (1) | EP0094956B1 (sv) |
JP (1) | JPS58502030A (sv) |
KR (1) | KR880000676B1 (sv) |
AU (1) | AU555339B2 (sv) |
BR (1) | BR8207995A (sv) |
CA (1) | CA1196394A (sv) |
DE (1) | DE3264690D1 (sv) |
DK (1) | DK152635C (sv) |
ES (1) | ES8308459A1 (sv) |
FI (1) | FI832294A0 (sv) |
IE (1) | IE54055B1 (sv) |
IT (1) | IT1154352B (sv) |
MX (1) | MX157578A (sv) |
MY (1) | MY8600367A (sv) |
SE (1) | SE439083B (sv) |
WO (1) | WO1983002045A1 (sv) |
YU (1) | YU264282A (sv) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8401310A (nl) * | 1984-04-24 | 1985-11-18 | Philips Nv | Inrichting voor het opwekken van een kloksignaal. |
DE3431419C1 (de) * | 1984-08-27 | 1986-02-13 | Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt | Schaltungsanordnung zum Synchronisieren des empfangsseitig erzeugten Taktsignals mit bei digitaler Informationsuebertragung empfangenen Taktsignale in Fernmeldeanlagen |
US4825448A (en) * | 1986-08-07 | 1989-04-25 | International Mobile Machines Corporation | Subscriber unit for wireless digital telephone system |
US4727752A (en) * | 1987-02-04 | 1988-03-01 | Sundstrand Data Control, Inc. | Pseudosinusoidal oscillator drive system |
US5031230A (en) * | 1988-10-24 | 1991-07-09 | Simulcomm Partnership | Frequency, phase and modulation control system which is especially useful in simulcast transmission systems |
JP2864143B2 (ja) * | 1990-03-20 | 1999-03-03 | 富士通株式会社 | 信号検出回路 |
US6674331B2 (en) | 2001-11-09 | 2004-01-06 | Agere Systems, Inc. | Method and apparatus for simplified tuning of a two-point modulated PLL |
US7502468B2 (en) * | 2003-09-02 | 2009-03-10 | Ncipher Corporation Ltd. | Method and system for generating a cryptographically random number stream |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3344361A (en) * | 1964-10-28 | 1967-09-26 | Aga Ab | Phase controlled oscillator loop including an electronic counter |
FR2230116B1 (sv) * | 1973-05-14 | 1976-11-12 | Thomson Csf | |
JPS5178678A (sv) * | 1974-12-29 | 1976-07-08 | Fujitsu Ltd | |
US4179671A (en) * | 1977-01-10 | 1979-12-18 | Citizen Watch Company Limited | Capacitor switching circuits for adjusting crystal oscillator frequency |
JPS53131745A (en) * | 1977-04-22 | 1978-11-16 | Seiko Instr & Electronics Ltd | Oscillator circuit |
JPS5597644A (en) * | 1979-01-19 | 1980-07-25 | Toshiba Corp | Order reexecution system |
JPS56748A (en) * | 1979-06-15 | 1981-01-07 | Fujitsu Ltd | Phase control circuit |
US4308619A (en) * | 1979-12-26 | 1981-12-29 | General Electric Company | Apparatus and methods for synchronizing a digital receiver |
US4330759A (en) * | 1980-03-05 | 1982-05-18 | Bell Telephone Laboratories, Incorporated | Apparatus for generating synchronized timing pulses from binary data signals |
US4333060A (en) * | 1980-07-10 | 1982-06-01 | E-Systems, Inc. | Phase locked loop for recovering data bit timing |
DE3171263D1 (en) * | 1980-12-12 | 1985-08-08 | Philips Electronic Associated | Phase sensitive detector |
US4513255A (en) * | 1983-01-25 | 1985-04-23 | Hughes Aircraft Company | Phase locked crystal oscillator implemented with digital logic elements |
-
1981
- 1981-11-30 SE SE8107121A patent/SE439083B/sv not_active IP Right Cessation
-
1982
- 1982-11-17 MX MX195214A patent/MX157578A/es unknown
- 1982-11-20 KR KR8205242A patent/KR880000676B1/ko active
- 1982-11-22 CA CA000416045A patent/CA1196394A/en not_active Expired
- 1982-11-23 IE IE2791/82A patent/IE54055B1/en unknown
- 1982-11-25 DE DE8282903497T patent/DE3264690D1/de not_active Expired
- 1982-11-25 EP EP82903497A patent/EP0094956B1/en not_active Expired
- 1982-11-25 US US06/522,162 patent/US4573024A/en not_active Expired - Lifetime
- 1982-11-25 AU AU10127/83A patent/AU555339B2/en not_active Ceased
- 1982-11-25 BR BR8207995A patent/BR8207995A/pt not_active IP Right Cessation
- 1982-11-25 YU YU02642/82A patent/YU264282A/xx unknown
- 1982-11-25 JP JP82503566A patent/JPS58502030A/ja active Pending
- 1982-11-25 WO PCT/SE1982/000399 patent/WO1983002045A1/en active IP Right Grant
- 1982-11-29 ES ES517762A patent/ES8308459A1/es not_active Expired
- 1982-11-30 IT IT24502/82A patent/IT1154352B/it active
-
1983
- 1983-06-22 FI FI832294A patent/FI832294A0/fi not_active Application Discontinuation
- 1983-07-29 DK DK349783A patent/DK152635C/da not_active IP Right Cessation
-
1986
- 1986-12-30 MY MY367/86A patent/MY8600367A/xx unknown
Also Published As
Publication number | Publication date |
---|---|
EP0094956A1 (en) | 1983-11-30 |
ES517762A0 (es) | 1983-08-16 |
BR8207995A (pt) | 1983-10-18 |
FI832294L (fi) | 1983-06-22 |
MX157578A (es) | 1988-12-02 |
US4573024A (en) | 1986-02-25 |
EP0094956B1 (en) | 1985-07-10 |
IT8224502A0 (it) | 1982-11-30 |
IE54055B1 (en) | 1989-05-24 |
DE3264690D1 (en) | 1985-08-14 |
KR840002602A (ko) | 1984-07-02 |
YU264282A (en) | 1985-06-30 |
FI832294A0 (fi) | 1983-06-22 |
DK349783D0 (da) | 1983-07-29 |
IE822791L (en) | 1983-05-30 |
SE8107121L (sv) | 1983-05-31 |
CA1196394A (en) | 1985-11-05 |
AU555339B2 (en) | 1986-09-18 |
DK152635B (da) | 1988-03-28 |
DK349783A (da) | 1983-07-29 |
MY8600367A (en) | 1986-12-31 |
WO1983002045A1 (en) | 1983-06-09 |
KR880000676B1 (ko) | 1988-04-20 |
AU1012783A (en) | 1983-06-17 |
IT8224502A1 (it) | 1984-05-30 |
DK152635C (da) | 1988-08-15 |
ES8308459A1 (es) | 1983-08-16 |
JPS58502030A (ja) | 1983-11-24 |
IT1154352B (it) | 1987-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FI70660C (fi) | Saett och anordning foer att i ett telekommunikationssystem relera faslaeget hos en styrd signal i foerhaollande till e n eferenssignal | |
US4017803A (en) | Data recovery system resistant to frequency deviations | |
EP0500263A2 (en) | Method for synchronising a receiver's data clock | |
SE439083B (sv) | Sett att bringa en oscillator i fas med en inkommande signal jemte anordning for genomforandet av settet | |
FI62606B (fi) | Anordning foer frekvensreglering av en oscillatorkrets | |
US5717728A (en) | Data/clock recovery circuit | |
US3737895A (en) | Bi-phase data recorder | |
US3514702A (en) | Digital demodulator system | |
US4500852A (en) | Wide range phase detector utilizing a plurality of stacked detector modules | |
US3651416A (en) | Digital parallax discriminator system | |
SE422263B (sv) | Forfarande och anordning for synkronisering av en biner datasignal | |
SU995264A1 (ru) | Цифровой фазовый дискриминатор | |
SU1325663A1 (ru) | Цифрова регулируема лини задержки | |
SU1040591A1 (ru) | Частотно-фазовый детектор | |
KR880006862A (ko) | 디지틀 신호처리회로 및 그에 대한 신호전송방법 | |
SU839067A1 (ru) | Делитель частоты с любым целочис-лЕННыМ КОэффициЕНТОМ дЕлЕНи | |
SU790218A1 (ru) | Устройство дл синхронизации сигналов тактовой последовательности | |
SU815862A1 (ru) | Частотный дискриминатор | |
SU1067610A2 (ru) | Детектор частотно-манипулированных сигналов | |
SU760463A1 (ru) | Устройство для измерения характеристик дискретного канала связи 1 | |
SU599335A1 (ru) | Цифровой двухфазовый генератор синусоидальных сигналов | |
SU1083402A1 (ru) | Устройство дл приема сигналов относительной фазовой телеграфии | |
SU888335A1 (ru) | Цифровой фильтр | |
RU2006867C1 (ru) | Устройство обработки сигнала лазерного доплеровского анемометра | |
SU798816A1 (ru) | Устройство дл сравнени двоичных чисел |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
NAL | Patent in force |
Ref document number: 8107121-9 Format of ref document f/p: F |
|
NUG | Patent has lapsed |
Ref document number: 8107121-9 Format of ref document f/p: F |