RU2795450C1

RU2795450C1 - Ternary logic automaton and method of its application for controlling units of a technical system

Info

Publication number: RU2795450C1
Application number: RU2022130038A
Authority: RU
Inventors: Николай Леонидович Дембицкий
Filing date: 2022-11-18
Publication date: 2023-05-03

Abstract

FIELD: analog computing.

SUBSTANCE: analog ternary logic automaton (TLA) is proposed, in which a continuum processor (CP), three logical elements (LE) 2I, two logical LE 2OR, LE NOT, two LE 2I-NOT are used to control the connection sequences of control signals. In contrast to the known approaches, in this case, in addition to the possibilities of mathematical transformations, the ternary logic introduces the physical meaning of assessing the change in the states of the technical system, which allows the device to generate and transmit analog control signals to the unit without additional logical processing, observing the sequence of its connection. Ternary analog automata (TAA) can be connected in chains. In this case, the units attached to the TAA are connected in series.

EFFECT: expanding the capabilities of analog processors in the field of algorithmic control of analog signal processing processes.

2 cl, 4 dwg

Description

Изобретение относится к аналоговой вычислительной технике и может быть использовано во встроенных устройствах систем управления.The invention relates to analog computing and can be used in embedded devices of control systems.

В известных устройствах [1-4] аппарат троичной логики используется для логической обработки состояний дискретной математической модели. Такие вычисления не связаны напрямую с физическим содержанием решаемой задачи, что приводит к необходимости большого количества аппаратных цифро-аналоговых преобразований, снижает динамику и повышает сложность системы управления.In known devices [1-4], the apparatus of ternary logic is used for logical processing of the states of a discrete mathematical model. Such calculations are not directly related to the physical content of the problem being solved, which leads to the need for a large number of hardware digital-to-analog conversions, reduces the dynamics and increases the complexity of the control system.

В аналоговых процессорах происходит непосредственный синтез аналоговых сигналов управления, что позволяет встраивать их в агрегаты технических систем без дополнительных преобразований сигналов.In analog processors, direct synthesis of analog control signals takes place, which allows them to be integrated into units of technical systems without additional signal conversions.

В известных аналоговых триггерах [5, 6], выходной аналоговый сигнал управления формируется и запоминается по максимальному значению входящего аналогового сигнала в непрерывном числовом диапазоне от нуля до единицы, включая произвольное дробное значение. Функционирование аналогового триггера описывается следующей системой уравнений: P(t)=max(S(t-1),1-Q(t-1)), Q(t)=max(R(t-1),1-P(t-1)), где t - текущий момент дискретного времени, (t-1) - предыдущий момент дискретного времени, S(t) - контролируемый сигнал, R(t) - сигнал сброса, P(t) - основной выходной сигнал, Q(t) - инверсный выходной сигнал.In known analog flip-flops [5, 6], the output analog control signal is formed and stored according to the maximum value of the incoming analog signal in a continuous numerical range from zero to one, including an arbitrary fractional value. The functioning of the analog trigger is described by the following system of equations: P(t)=max(S(t-1),1-Q(t-1)), Q(t)=max(R(t-1),1-P( t-1)), where t is the current moment of discrete time, (t-1) is the previous moment of discrete time, S(t) is the controlled signal, R(t) is the reset signal, P(t) is the main output signal, Q(t) - inverted output signal.

Недостатком устройств является ограничение максимального периода запоминания сигнала интервалом подачи импульсов управления (синхронизации), поэтому устройство требует периодического сравнения сигналов с пилообразным напряжением. Работа устройства не связана с логикой подключения агрегатов, поэтому оно не приспособлено к анализу последовательных состояний технической системы.The disadvantage of the devices is the limitation of the maximum signal storage period by the interval for supplying control pulses (synchronization), so the device requires periodic comparison of signals with a sawtooth voltage. The operation of the device is not related to the logic of connecting units, therefore it is not adapted to the analysis of successive states of a technical system.

Рассмотренный в [7] континуальный процессор наиболее близко соответствует уровню изобретения и выбран в качестве прототипа. Особенностью его работы является возможность многостороннего анализа состояний сигналов, влияющих на режимы работы агрегата. Континуальный процессор (КП) формирует составной аналогово-логический сигнал, определяющий бинарную функцию подключения агрегата к технической системе и аналоговую функцию управления режимом работы агрегата. Его входные сигналы передают значения параметров и состояния технической системы, влияющие на работу агрегата. На базе континуальных процессоров строится комбинационная аналоговая логика управления агрегатами технической системы [8]. Недостатком КП является невозможность решения задач сопоставления событий в системе по принципу «раньше-позже», что ограничивает применимость континуальных процессоров в аппаратных алгоритмах управления.The continuum processor considered in [7] most closely corresponds to the level of the invention and was chosen as a prototype. A feature of its operation is the possibility of a multilateral analysis of the states of signals that affect the operating modes of the unit. The continuum processor (CP) generates a composite analog-logic signal that determines the binary function for connecting the unit to the technical system and the analog function for controlling the unit's operating mode. Its input signals transmit the values of the parameters and the state of the technical system that affect the operation of the unit. On the basis of continuum processors, a combinational analog logic for controlling the units of a technical system is built [8]. The disadvantage of the CP is the impossibility of solving the problems of matching events in the system according to the “earlier-later” principle, which limits the applicability of continuum processors in hardware control algorithms.

Целью изобретения является создание аппаратных алгоритмов управления последовательностями выполнения процессов в технической системе. Разработанное решение технической задачи использует понятия троичной логики для определения состояний процесса в аналоговых вычислительных сетях.The purpose of the invention is the creation of hardware algorithms for controlling the sequences of execution of processes in a technical system. The developed solution of the technical problem uses the concepts of ternary logic to determine the states of the process in analog computer networks.

Техническим результатом изобретения является расширение возможностей аналоговых процессоров в области алгоритмического управления процессами обработки аналоговых сигналов.The technical result of the invention is to expand the capabilities of analog processors in the field of algorithmic control of analog signal processing processes.

Поставленная цель в автомате троичной логики (АТЛ) (Фиг. 1) достигается тем, что для управления последовательностями подключения сигналов управления агрегатами используют КП 1, три логических элемента (ЛЭ) 2И 2,3,4, два логических ЛЭ 2ИЛИ 5,6, ЛЭ НЕ 7, два ЛЭ 2И-НЕ 8,9, первый вход 10 АТЛ подключен к функциональному входу 11 КП 1, второй вход 12 АТЛ подключен к первому логическому входу 13 КП 1, третий вход 14 АТЛ подключен к первому входу 15 первого ЛЭ 2И 2, первый выход 16 АТЛ подключен к функциональному выходу 17 КП 1, второй выход 18 АТЛ подключен к выходу 19 первого ЛЭ 2И 2 и к первому входу 20 первого ЛЭ 2ИЛИ 5, третий выход 21 АТЛ подключен к логическому выходу 22 КП 1 и ко второму входу 23 первого ЛЭ 2ИЛИ 5, к выходу второго ЛЭ 2И 3 подключены первый вход 24 второго ЛЭ 2ИЛИ 6 и вход ЛЭ НЕ 7, четвертый выход 25 АТЛ подключен к выходу ЛЭ НЕ 7, к первому входу 26 третьего ЛЭ 2И 4 и к первому входу 27 второго ЛЭ 2И-НЕ 9, инверсный логический выход 28 КП 1 подключен к первому входу 29 первого ЛЭ 2И-НЕ 8, к первому входу 30 второго ЛЭ 2И 3 и ко второму входу 31 третьего ЛЭ 2И 4, выход первого ЛЭ 2ИЛИ 5 подключен ко второму входу 32 первого ЛЭ 2И-НЕ 8 и ко второму входу 33 второго ЛЭ 2ИЛИ 6, выход первого ЛЭ 2И-НЕ 8 подключен ко второму логическому входу 34 КП 1, выход третьего ЛЭ 2И 4 подключен ко второму входу 35 первого ЛЭ 2И 2, выход второго ЛЭ 2ИЛИ 6 подключен ко второму входу 36 ЛЭ 2И-НЕ 9, выход второго ЛЭ 2И-НЕ 9 подключен ко второму входу 37 второго ЛЭ 2И 3.The set goal in the ternary logic machine (ATL) (Fig. 1) is achieved by the fact that to control the sequences of connecting control signals of the units, KP 1, three logical elements (LE) 2I 2,3,4, two logical LE 2OR 5,6 are used, LE NOT 7, two LE 2I-NOT 8.9, the first input 10 ATL is connected to the functional input 11 KP 1, the second input 12 ATL is connected to the first logical input 13 KP 1, the third input 14 ATL is connected to the first input 15 of the first LE 2I 2, the first output 16 ATL is connected to the functional output 17 KP 1, the second output 18 ATL is connected to the output 19 of the first LE 2I 2 and to the first input 20 of the first LE 2OR 5, the third output 21 ATL is connected to the logic output 22 KP 1 and to the second input 23 of the first LE 2OR 5, the first input 24 of the second LE 2OR 6 and the input LE NOT 7 are connected to the output of the second LE 2I 3, the fourth output 25 ATL is connected to the output of LE NOT 7, to the first input 26 of the third LE 2I 4 and to the first input 27 of the second LE 2I-NOT 9, the inverse logic output 28 KP 1 is connected to the first input 29 of the first LE 2I-NOT 8, to the first input 30 of the second LE 2I 3 and to the second input 31 of the third LE 2I 4, the output of the first LE 2OR 5 is connected to the second input 32 of the first LE 2I-NOT 8 and to the second input 33 of the second LE 2OR 6, the output of the first LE 2I-NOT 8 is connected to the second logic input 34 KP 1, the output of the third LE 2I 4 is connected to the second input 35 of the first LE 2I 2 , the output of the second LE 2OR 6 is connected to the second input 36 LE 2I-NOT 9, the output of the second LE 2I-NOT 9 is connected to the second input 37 of the second LE 2I 3.

Поставленная цель в способе управления сигналами в цепочке, состоящей из N>1 АТЛ 40 и подключенных к ним агрегатов А₁,…,А_N, достигается тем, что (фиг. 2) на третий вход 14 первого АТЛ 40 цепочки до начала работы с резистора 38 подают нулевое блокирующее напряжение, вначале работы ключом 39 замыкают цепь подачи на третий вход 14 первого АТЛ 40 напряжения логической единицы v₁₄, для подключения i-го агрегата (i изменяется от 1 до N) на первый вход 10 i-го АТЛ 40 подают сигнал управления u_i(t), на логический вход 12 первого АТЛ 40 цепочки подают логический сигнал v₁(t) подтверждения передачи сигнала управления u₁(t), с первого выхода 16 каждого i-го АТЛ 40 цепочки на i-й агрегат А_i подают сигнал управления u_i(t), с третьего выхода 21 i-го АТЛ 40 цепочки на i-й агрегат А_i подают логический сигнал разблокировки v_i(t), сигнал со второго выхода 18 i-1-го АТЛ 40 передают на первый вход i-й логической схемы 2И 41, на второй вход i-го ЛЭ 2И 41 подают сигнал v_i(t) подтверждения передачи сигнала управления u_i(t), с выхода i-го ЛЭ 2И 41 подают сигнал на логический вход 12 i-го АТЛ 40, с четвертого выхода 25 i-1-го АТЛ 40 на третий вход 14 i-го АТЛ 40 подают логический сигнал, второй 18 и четвертый 25 выходы N-го АТЛ не задействованы.The goal in the method of controlling signals in a chain consisting of N>1 ATL 40 and connected to them units A ₁ ,..., A _N is achieved by the fact that (Fig. 2) on the third input 14 of the first ATL 40 chain before starting work with resistor 38 is supplied with zero blocking voltage, at the beginning of operation, the key 39 closes the supply circuit to the third input 14 of the first ATL 40 of the voltage of the logical unit v ₁₄ , to connect the i-th unit (i changes from 1 to N) to the first input 10 of the i-th ATL 40 a control signal u _i (t) is applied, a logical signal v ₁ (t) is sent to the logical input 12 of the first ATL 40 of the chain to confirm the transmission of the control signal u ₁ (t), from the first output 16 of each i-th ATL 40 of the chain to the i-th unit A _i is supplied with a control signal u _i (t), from the third output of the 21 i-th ATL 40 of the chain to the i-th unit A _i is supplied with a logical unlock signal v _i (t), a signal from the second output 18 of the i-1st ATL 40 is transmitted to the first input of the i-th logic circuit 2I 41, to the second input of the i-th LE 2I 41 a signal v _i (t) confirms the transmission of the control signal u _i (t), from the output of the i-th LE 2I 41 a signal is sent to logical input 12 of the i-th ATL 40, from the fourth output 25 of the i-1st ATL 40 to the third input 14 of the i-th ATL 40, a logical signal is supplied, the second 18 and fourth 25 outputs of the N-th ATL are not involved.

Рассмотрим работу АТЛ. Его базовым элементом является КП, на функциональный вход 11 которого с входа АТЛ 10 подается аналоговый сигнал управления агрегатом u₁₀(t). Сигнал управления передается на агрегат через замкнутый ключ КП 1 на выход 17 при условии одновременной подачи на логические входы 13 и 34 логической единицы:Consider the work of ATL. Its basic element is a gearbox, to the functional input 11 of which an analog control signal of the unit u ₁₀ (t) is supplied from the ATL input 10. The control signal is transmitted to the unit through the closed key KP 1 to output 17, provided that logical inputs 13 and 34 are simultaneously supplied with a logical unit:

где

- аналоговые сигналы на функциональном входе 11 и выходе 17 КП 1,

- сигналы на логических входах 13 и 34,

- сигналы на логических выходах 22 и 28.Where

- analog signals at functional input 11 and output 17 of KP 1,

- signals at

logic inputs

13 and 34,

- signals at

logic outputs

22 and 28.

Далее обозначим логические сигналы АТЛ индексами, соответствующими номерам выводов элементов на фиг. 1:

.Next, we denote the ATL logical signals by indices corresponding to the pin numbers of the elements in Fig. 1:

.

Сигнал v₁₄=0 в начальном состоянии АТЛ. При включении ему устанавливается значение v₁₄=1.Signal v ₁₄ =0 in the initial state ATL. When enabled, it is set to v ₁₄ =1.

Входной алфавит АТЛ определяется значениями сигнала v₁₂={0,1}. Граф переходов состояний АТЛ изображен на фиг. 3.The input alphabet ATL is determined by the values of the signal v ₁₂ ={0,1}. The ATL state transition graph is shown in Fig. 3.

Начальное состояние АТЛ S₀ является неустойчивым, соответствует нулевым значениям на логических выходах 18, 21, 25. Оно устанавливается вначале работы АТЛ подачей на вход 14 сигнала

. Из S₀ происходит переход в состояние S₁, соответствующее значениям сигналов на выходах:

и автомат ждет появления входящего сигнала v₁₂, сигнализирующего о подаче на функциональный вход аналогового сигнала u₁₀(t). Этому переходу соответствует конъюнкция сигналов

. С учетом

запишем:The initial state of the ATL S ₀ is unstable, corresponds to zero values at the

logical outputs

18, 21, 25. It is set at the beginning of the ATL operation by applying a signal to the input 14

. From S ₀ there is a transition to the state S ₁ corresponding to the values of the signals at the outputs:

and the automaton waits for the appearance of an incoming signal v ₁₂ , signaling that an analog signal u ₁₀ (t) has been applied to the functional input. This transition corresponds to the conjunction of signals

. Taking into account

we write:

Состояние S₁ не изменяется до прихода активирующего сигнала

, т.е. до тех пор, пока

. Это состояние не должно зависеть от состояния на выходе 18. Оно определит конъюнкцию

или

. Следовательно, на входе 24 второго ЛЭ 2И 3 будет функцияState S ₁ does not change until the arrival of an activating signal

, i.e. until

. This state must not depend on the state at output 18. It will define the conjunction

or

. Consequently, at the input 24 of the second LE 2I 3 there will be a function

Выполним эквивалентные преобразования выражения (3) и, учитывая, что на инверсном выходе 28 КП будет сигнал

, а

, получим формулу:Let's perform equivalent transformations of expression (3) and, given that the inverse output 28 KP will have a signal

, A

, we get the formula:

подтверждающую справедливость работы схемы для состояния S₁.confirming the validity of the scheme for the state S ₁ .

В состояние S₂ АТЛ переходит из состояния S₁, когда приходит сигнал активации

, при этом

. Состояние S₂ не изменяется до тех пор, пока

, при этом

. Следовательно, на выходе 21 будет функцияATL moves to state S ₂ from state S ₁ when an activation signal arrives

, wherein

. The state of S ₂ does not change until

, wherein

. Therefore, the output 21 will be the function

Выполним эквивалентные преобразования выражения (5).Let us perform equivalent transformations of expression (5).

В состояние S₃ АТЛ переходит из состояния S₂, когда сигналы

. Следовательно, на выходе 18 будет функцияIn state S ₃ ATL passes from state S ₂ when the signals

. Therefore, the output 18 will be the function

После завершения передачи сигналов на логический вход 12 АТЛ переходит в режим ожидания сброса в независимости от прихода сигналов на входы 10 и 12. При этом функциональный сигнал u₁₀(t) не передается агрегату, а в систему передается логический сигнал

, сообщающий о блокировке.After the transmission of signals to logic input 12 is completed, the ATL goes into the reset standby mode, regardless of the arrival of signals to

inputs

10 and 12. In this case, the functional signal u ₁₀ (t) is not transmitted to the unit, but a logical signal is transmitted to the system

The that indicates the lock.

Выражения (4), (6), (7) составляют систему уравнений для определения сигналов на выходах 18, 21, 24 и определяют структуру АТЛ, показанную на фиг.1.Expressions (4), (6), (7) constitute a system of equations for determining the signals at the outputs 18, 21, 24 and determine the ATL structure shown in Fig.1.

АТЛ является аналоговым устройством, которое может находиться в одном из трех устойчивых состояний:ATL is an analog device that can be in one of three stable states:

А) Агрегат не подключался к системе. Сигналы на выходах

.A) The unit has not been connected to the system. Output signals

.

Б) Агрегат подключен к системе и ему передается через замкнутый ключ КП 1 аналоговый сигнал управления u₁₀(t). Сигналы на выходах

.B) The unit is connected to the system and an analog control signal u ₁₀ (t) is transmitted to it through the closed key KP 1. Output signals

.

В) Агрегат подключался к системе и после этого отключен. Сигналы на выходах

.C) The unit was connected to the system and then disconnected. Output signals

.

На фиг.4 показан пример соединения двух АТЛ, последовательно подключающих агрегаты А1 и А2. На входы 10 поступают аналоговые сигналы u₁(t) и u₂(t). Логические сигналы v₁ и v₂, подтверждают поступление аналоговых сигналов. Первый АТЛ 40 посылает сигнал разблокировки с выхода 18 через ЛЭ И 41. Условием подключения второго агрегата является:

и передача из АТЛ 40 сигнала

. Таким образом, агрегат А2 сможет работать только после завершения работы агрегата А1.Figure 4 shows an example of the connection of two ATL, connecting units A1 and A2 in series. The inputs 10 receive analog signals u ₁ (t) and u ₂ (t). Logic signals v ₁ and v ₂ confirm the receipt of analog signals. The first ATL 40 sends an unlock signal from output 18 through LE AND 41. The condition for connecting the second unit is:

and transmission from ATL 40 signal

. Thus, the A2 unit will be able to work only after the A1 unit shuts down.

В отличие от известных подходов в данном случае в троичную логику кроме математических преобразований вносится физический смысл оценки изменения состояний технической системы, которое позволяет патентуемому устройству без дополнительной логической обработки формировать и передавать агрегатам аналоговые сигналы управления, соблюдая очередность подключения. АТЛ можно соединять цепочки. При этом происходит последовательное подключение прикрепленных к АТЛ агрегатов.In contrast to the known approaches, in this case, in addition to mathematical transformations, the physical meaning of estimating the change in the states of the technical system is introduced into the ternary logic, which allows the patented device to form and transmit analog control signals to the units without additional logical processing, observing the order of connection. ATL can connect chains. In this case, the units attached to the ATL are connected in series.

Благодаря унификации и простоте схемы АТЛ могут найти применение в качестве встроенных устройств управления агрегатами технических систем.Due to the unification and simplicity of ATL circuits, they can be used as built-in control devices for units of technical systems.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемое устройство и способ обеспечивают по сравнению с прототипом заявленные преимущества.The above information allows us to conclude that the proposed device and method provide the claimed advantages in comparison with the prototype.

Проведенный заявителем анализ уровня техники позволил установить, что аналоги, характеризующиеся совокупностями существенных признаков, тождественными всем признакам заявленного способа и устройства, отсутствуют, что указывает на соответствие заявленного изобретения условию патентоспособности "новизна".The analysis of the prior art carried out by the applicant made it possible to establish that there are no analogues characterized by sets of essential features identical to all the features of the claimed method and device, which indicates that the claimed invention complies with the patentability condition "novelty".

Предложенное устройство и способ являются промышленно применимыми к существующим техническим средствам и соответствуют критерию «изобретательский уровень», так как они явным образом не следуют из уровня техники.The proposed device and method are industrially applicable to existing technical means and meet the criterion of "inventive step", since they do not explicitly follow from the prior art.

Следовательно, предложенное техническое решение соответствует установленным условиям патентоспособности изобретения.Therefore, the proposed technical solution meets the established conditions for the patentability of the invention.

1. Патент RU 2394366 Пороговый элемент троичной логики и устройства на его основе. Маслов С. П., 28.05.2009, Опубликовано: 10.07.2010 Бюл. № 191. Patent RU 2394366 Threshold element of ternary logic and devices based on it. Maslov S.P., 05/28/2009, Published: 07/10/2010 Bull. No. 19

2. Патент RU 2388111 Элемент троичной логики. Витухновский А.Г., 25.03.2009, Опубликовано: 27.04.2010 Бюл. № 122. Patent RU 2388111 Ternary logic element. Vitukhnovsky A.G., 03/25/2009, Published: 04/27/2010 Bull. No. 12

3. Патент RU 2616887 Троичный полный последовательный сумматор (варианты). Маслов С. П., 22.04.2016, Опубликовано: 18.04.2017 Бюл. № 113. Patent RU 2616887 Ternary full sequential adder (options). Maslov S. P., 04/22/2016, Published: 04/18/2017 Bull. No. 11

4. Патент RU 2481701 Троичный к-моп-с логический элемент "не". Мурашёв В. Н., Забеднов П. В. .07.2011, Опубликовано: 10.05.2013 Бюл. № 134. Patent RU 2481701 Ternary k-mop-s logic element "not". Murashev V. N., Zabednov P. V. 07.2011, Published: 10.05.2013 Bull. No. 13

5. Патент RU 2223595 C2, МПК Н03К 3/037 (2000.01), Аналоговый триггер. Кузнецов Б.П., 04.03.2002, Опубликовано: 10.02.2004 Бюл. № 45. Patent RU 2223595 C2, IPC H03K 3/037 (2000.01), Analog trigger. Kuznetsov B.P., 03/04/2002, Published: 02/10/2004 Bull. No. 4

6. Патент RU 2229195 C2, МПК Н03К 3/37 (2000.01), Аналоговый триггер. Кузнецов Б.П., 06.06.2022, Опубликовано: 20.05.2004 Бюл. № 146. Patent RU 2229195 C2, IPC H03K 3/37 (2000.01), Analog trigger. Kuznetsov B.P., 06/06/2022, Published: 05/20/2004 Bull. No. 14

7. Патент № 2739723 Российская Федерация, МПК G06G 7/00 (2006.01), G06F 7/00 (2006.01). Континуальный процессор: № 2020131605: заявл. 25.09.2020: опубл. 28.12.2020 Бюл. № 1 / Дембицкий Н.Л.; заявитель МАИ(НИУ). - 4 с.7. Patent No. 2739723 Russian Federation, IPC G06G 7/00 (2006.01), G06F 7/00 (2006.01). Continuum Processor: No. 2020131605: Appl. 09/25/2020: publ. 28.12.2020 Bull. No. 1 / Dembitsky N.L.; applicant MAI (NRU). - 4 s.

8. Дембицкий Н.Л. Аналоговые процессоры М.: МАИ, 2018, 175 с., ил.8. Dembitsky N.L. Analog processors M.: MAI, 2018, 175 p., ill.

Claims

1. An analog ternary logic automaton (ATL), in which a continuum processor (CP), three logical elements (LE) 2I, two logical LE 2OR, LE NOT, two LE 2I-NOT, the first input are used to control the connection sequences of control signals for units ATL is connected to the functional input of the KP, the second ATL input is connected to the first logic input of the KP, the third ATL input is connected to the first input of the first LE 2I, the first ATL output is connected to the functional output of the KP, the second ATL output is connected to the output of the first LE 2I and to the first input of the first LE 2OR, the third ATL output is connected to the logical output of the KP and to the second input of the first LE 2OR, the first input of the second LE 2OR and the input of LE NOT are connected to the output of the second LE 2I, the fourth ATL output is connected to the output of the LE NOT, to the first input of the third LE 2I and to the first input of the second LE 2I-NOT, the inverse logic output of the KP is connected to the first input of the first LE 2I-NOT, to the first input of the second LE 2I and to the second input of the third LE 2I, the output of the first LE 2OR is connected to the second input of the first LE 2I -NOT and to the second input of the second LE 2OR, the output of the first LE 2I-NOT connected to the second logic input of the CP, the output of the third LE 2I is connected to the second input of the first LE 2I, the output of the second LE 2OR is connected to the second input LE 2I-NOT, the output of the second LE 2I-NOT connected to the second input of the second LE 2I.

2. A method for controlling signals in a chain of analog ternary logic automata (ATL) made according to claim 1, in which in a chain consisting of N>1 ATL and units A ₁ , ..., A _N connected to them, to the third input of the first ATL the chains, before starting work from the resistor, supply zero blocking voltage, at the beginning of work, the key closes the supply circuit to the third input of the first ATL of the voltage of the logical unit v ₁₄ , to connect the i-th unit (i changes from 1 to N) to the first input of the i-th ATL a control signal u _i (t) is applied, a logical signal v ₁ (t) is sent to the logical input of the first ATL of the chain, confirming the transmission of the control signal u ₁ (t), from the first output of each i-th ATL of the chain, the i-th unit A _i is fed control signal u _i (t), from the third output of the i-th ATL of the chain to the i-th unit A _i is given a logical unlock signal v _i (t), the signal from the second output of the i-1st ATL is transmitted to the first input of the i-th logic circuit 2I, to the second input of the i-th LE 2I send a signal v _i (t) confirming the transmission of the control signal u _i (t), from the output of the i-th LE 2I a signal is sent to the logical input of the i-th ATL, from the fourth output i -1st ATL to the third input of the i-th ATL serve a logical signal, the second and fourth outputs of the N-th ATL are not involved.