RU2757817C1

RU2757817C1 - Логический преобразователь

Info

Publication number: RU2757817C1
Application number: RU2020135562A
Authority: RU
Inventors: Дмитрий Васильевич Андреев
Priority date: 2020-10-28
Filing date: 2020-10-28
Publication date: 2021-10-21

Abstract

Изобретение относится к логическому преобразователю. Технический результат заключается в упрощении устройства логического преобразователя. Преобразователь предназначен для реализации простых симметричных булевых функций, содержащий девятнадцать мажоритарных элементов, которые имеют по три входа, причем выходы i-го

j-го

шестнадцатого мажоритарных элементов и первые входы первого, второго, седьмого, восьмого мажоритарных элементов соединены соответственно с вторыми входами (i+1)-го, (j+1)-го, семнадцатого мажоритарных элементов и третьим настроечным входом логического преобразователя, первый настроечный вход и выход которого подключены соответственно к первым входам шестнадцатого, девятнадцатого и выходу шестого мажоритарных элементов, при этом выходы десятого, двенадцатого, пятнадцатого и восемнадцатого мажоритарных элементов соединены соответственно с вторыми входами одиннадцатого, тринадцатого, шестнадцатого и девятнадцатого мажоритарных элементов, выходы второго, восьмого, одиннадцатого, четырнадцатого, семнадцатого, девятнадцатого и тринадцатого мажоритарных элементов подключены соответственно к третьим входам девятого, третьего, шестого, тринадцатого, пятого, семнадцатого и четвертого, десятого мажоритарных элементов, а первые входы третьего, одиннадцатого, пятнадцатого, восемнадцатого мажоритарных элементов и первые входы четвертого, девятого мажоритарных элементов соединены соответственно с первым и вторым настроечными входами логического преобразователя, третий настроечный вход которого подключен к первым входам пятого, шестого, десятого, тринадцатого, семнадцатого мажоритарных элементов. 1 ил.

Description

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические преобразователи (см., например, [1]), которые могут быть использованы для реализации любой из простых симметричных булевых функций τ_0,5×n-1,5, τ_0,5×n-0,5, τ_0,5×n+1,5, τ_0,5×n+2,5, зависящих от n аргументов - входных двоичных сигналов, при n=5.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических преобразователей, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация любой из функций τ_0,5×n-1,5, τ_0,5×n-0,5, τ_{0,5×n+1,5×0,5×n+2,5} при n=7.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический преобразователь [2], который содержит мажоритарные элементы и с помощью константной настройки реализует любую из простых симметричных булевых функций τ_0,5×n-1,5, τ_0,5×n-0,5, τ_0,5×n+1,5, τ_0,5×n+2,5, зависящих от n аргументов - входных двоичных сигналов, при n=7. При этом глубина схемы прототипа равна 6.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие аппаратурные затраты, обусловленные тем, что прототип содержит двадцать мажоритарных элементов.

Техническим результатом изобретения является уменьшение аппаратурных затрат при сохранении функциональных возможностей и схемной глубины прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом преобразователе, содержащем девятнадцать мажоритарных элементов, которые имеют по три входа, выходы i-го

7-го

шестнадцатого мажоритарных элементов и первые входы первого, второго, седьмого, восьмого мажоритарных элементов соединены соответственно с вторыми входами (i+1)-го, (j+1)-го, семнадцатого мажоритарных элементов и третьим настроечным входом логического преобразователя, первый настроечный вход и выход которого подключены соответственно к первым входам шестнадцатого, девятнадцатого и выходу шестого мажоритарных элементов, особенность заключается в том, что выходы десятого, двенадцатого, пятнадцатого и восемнадцатого мажоритарных элементов соединены соответственно с вторыми входами одиннадцатого, тринадцатого, шестнадцатого и девятнадцатого мажоритарных элементов, выходы второго, восьмого, одиннадцатого, четырнадцатого, семнадцатого, девятнадцатого и тринадцатого мажоритарных элементов подключены соответственно к третьим входам девятого, третьего, шестого, тринадцатого, пятого, семнадцатого и четвертого, десятого мажоритарных элементов, а первые входы третьего, одиннадцатого, пятнадцатого, восемнадцатого мажоритарных элементов и первые входы четвертого, девятого мажоритарных элементов соединены соответственно с первым и вторым настроечными входами логического преобразователя, третий настроечный вход которого подключен к первым входам пятого, шестого, десятого, тринадцатого, семнадцатого мажоритарных элементов.

На чертеже представлена схема предлагаемого логического преобразователя.

Логический преобразователь содержит мажоритарные элементы 1₁, …, 1₁₉, которые имеют по три входа, причем выходы элементов

1₁₂, 1₁₅, 1₁₆, 1₁₈ соединены соответственно с вторыми входами элементов 1_i+1, 1_k+1, 1₁₃, 1₁₆, 1₁₇, 1₁₉, выходы элементов 1₂, 1₈, 1₁₁, 1₁₄, 1₁₇, 1₁₉ и 1₁₃ подключены соответственно к третьим входам элементов 1₉, 1₃, 1₆, 1₁₃, 1₅, 1₁₇ и 1₄, 1₁₀, а первые входы элементов 1₁, 1₂, 1_k-2, 1₁₀, 1₁₃, 1₁₇ и выход элемента 1₆ соединены соответственно с третьим настроечным входом и выходом логического преобразователя, первый и второй настроечные входы которого подключены соответственно к первым входам элементов 1₃, 1₁₁, 1₁₅, 1₁₆, 1₁₈, 1₁₉ и первым входам элементов 1₄, 1₉.

Работа предлагаемого логического преобразователя осуществляется следующим образом. На его первом, втором, третьем настроечных входах фиксируются соответственно необходимые сигналы f₁, f₂, f₃∈{0,1} константной настройки. На вторые входы элементов 1₁, 1₁₅, первый вход элемента 1₁₂; третьи входы элементов 1₁, 1₁₅, второй вход элемента 1₁₂; третьи входы элементов 1₂, 1₁₂, 1₁₆; вторые входы элементов 1₇, 1₁₈, первый вход элемента 1₁₄; третьи входы элементов 1₇, 1₁₈, второй вход элемента 1₁₄; третьи входы элементов 1₈, 1₁₄, 1₁₉ и третий вход элемента 1₁₁ подаются соответственно двоичные сигналы x₁; х₂; x₃; х₄; х₅; х₆ и х₇ (х₁, …, х₇∈{0,1}). На выходе элемента 1_w

имеем

и ∨, ⋅ есть соответственно сигналы на его первом, втором, третьем входах и символы операций ИЛИ, И. Следовательно, сигнал на выходе элемента 1₆ определяется выражением

в котором

Таким образом, на выходе предлагаемого логического преобразователя получим

где τ₂, τ₃, τ₅, τ₆ есть простые симметричные булевы функции семи аргументов х₁, …, х₇ (см. стр. 126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974 г.).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический преобразователь с помощью константной настройки реализует любую из простых симметричных булевых функций τ_0,5×n-1,5, τ_0,5×n-0,5, τ_0,5×n+1,5, τ_0,5×n+2,5, зависящих от n аргументов - входных двоичных сигналов, при n=7, имеет такую же как у прототипа схемную глубину и обладает меньшими аппаратурными затратами.

Источники информации:

1. Патент РФ 2294007, кл. G06F 7/57, 2007 г.

2. Патент РФ 2701464, кл. G06F 7/57, 2019 г.

Claims

Логический преобразователь, предназначенный для реализации простых симметричных булевых функций, содержащий девятнадцать мажоритарных элементов, которые имеют по три входа, причем выходы i-го
j-го
шестнадцатого мажоритарных элементов и первые входы первого, второго, седьмого, восьмого мажоритарных элементов соединены соответственно с вторыми входами (i+1)-го, (j+1)-го, семнадцатого мажоритарных элементов и третьим настроечным входом логического преобразователя, первый настроечный вход и выход которого подключены соответственно к первым входам шестнадцатого, девятнадцатого и выходу шестого мажоритарных элементов, отличающийся тем, что выходы десятого, двенадцатого, пятнадцатого и восемнадцатого мажоритарных элементов соединены соответственно с вторыми входами одиннадцатого, тринадцатого, шестнадцатого и девятнадцатого мажоритарных элементов, выходы второго, восьмого, одиннадцатого, четырнадцатого, семнадцатого, девятнадцатого и тринадцатого мажоритарных элементов подключены соответственно к третьим входам девятого, третьего, шестого, тринадцатого, пятого, семнадцатого и четвертого, десятого мажоритарных элементов, а первые входы третьего, одиннадцатого, пятнадцатого, восемнадцатого мажоритарных элементов и первые входы четвертого, девятого мажоритарных элементов соединены соответственно с первым и вторым настроечными входами логического преобразователя, третий настроечный вход которого подключен к первым входам пятого, шестого, десятого, тринадцатого, семнадцатого мажоритарных элементов.