RU2542895C1 - Логический преобразователь - Google Patents

Abstract

Устройство предназначено для реализации простых симметричных булевых функций и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является обеспечение реализации любой из простых симметричных булевых функций τ₁, τ₂, τ_n-1, τ_n, зависящих от n аргументов - входных двоичных сигналов, при n=5. Устройство содержит восемь мажоритарных элементов (l₁, …, l₈). 1 ил.

Description

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические преобразователи (см., например, патент РФ 2417404, кл. G06F 7/57, 2011 г.), которые с помощью константной настройки реализуют любую из простых симметричных булевых функций τ₁, τ₂, τ_n-1, τ_n, зависящих от n аргументов - входных двоичных сигналов, при n=4.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических преобразователей, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка пяти входных сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический преобразователь (патент РФ 2281545, кл. G06F 7/57, 2006 г.), который содержит семь мажоритарных элементов и с помощью константной настройки реализует любую из простых симметричных булевых функций τ₁, τ₂, τ_n-1, τ_n, зависящих от n аргументов - входных двоичных сигналов, при n=4.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка пяти входных сигналов.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации с помощью константной настройки любой из простых симметричных булевых функций τ₁, τ₂, τ_n-1, τ_n, зависящих от n аргументов - входных двоичных сигналов, при n=5.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом преобразователе, содержащем семь мажоритарных элементов, второй вход первого, третий вход i-го $$\left(i=\overline{1,3}\right)$$

мажоритарных элементов и первые входы i-го, четвертого мажоритарных элементов соединены соответственно с первым, (i+1)-м информационными и первым, вторым настроечными входами логического преобразователя, отличающемся тем, что в него введен восьмой мажоритарный элемент, выходы j-го $$\left(i=\overline{1,5}\right)$$

, m-го $$\left(i=\overline{7,8}\right)$$

и второго мажоритарных элементов соединены соответственно с вторым входом (j+1)-го, третьим входом (m-2)-го и вторым входом седьмого мажоритарных элементов, а третьи входы седьмого, четвертого, r-й $$\left(i=\overline{1,3}\right)$$

вход восьмого мажоритарных элементов и первые входы (m-2)-го, седьмого мажоритарных элементов подключены соответственно к четвертому, пятому, r-му информационным и первому, второму настроечным входам логического преобразователя, выход которого соединен с выходом шестого мажоритарного элемента.

На чертеже представлена схема предлагаемого логического преобразователя.

Логический преобразователь содержит мажоритарные элементы l₁, …, l₈, причем второй вход элемента l₁, третий вход элемента 1_i $$\left(i=\overline{1,3}\right)$$

и первые входы элементов l_i, l₄ соединены соответственно с первым, (i+1)-м информационными и первым, вторым настроечными входами логического преобразователя, выходы элементов l_j $$\left(i=\overline{1,5}\right)$$

, l_m $$\left(i=\overline{7,8}\right)$$

и l₂ соединены соответственно с вторым входом элемента l_j+1, третьим входом элемента l_m-2 и вторым входом элемента l₇, а третьи входы элементов l₇, l₄, r-й $$\left(i=\overline{1,3}\right)$$

вход элемента l₈ и первые входы элементов l_m-2, l₇ подключены соответственно к четвертому, пятому, r-му информационным и первому, второму настроечным входам логического преобразователя, выход которого соединен с выходом элемента l₆.

Работа предлагаемого логического преобразователя осуществляется следующим образом. На его первом, втором настроечных входах фиксируются соответственно необходимые сигналы f₁, f₂∈{0,1} константной настройки. На его первый, …, пятый информационные входы подаются соответственно подлежащие обработке двоичные сигналы х₁, …, х₅∈{0,1}. На выходе мажоритарного элемента l_k $$\left(i=\overline{1,8}\right)$$

имеем Maj(α_k1, α_k2, α_k3)=α_k1α_k2∨α_k1α_k3∨α_k2α_k3, где α_k1, α_k2, α_k3 и ∨, • есть соответственно сигналы на его первом, втором, третьем входах и символы операций ИЛИ, И. Следовательно, сигнал на выходе элемента l₆ определяется выражением

в котором

Таким образом, на выходе предлагаемого преобразователя получим

где τ₁, τ₂, τ₄, τ₅ есть простые симметричные булевы функции пяти аргументов x₁, …, x₅ (см. стр.126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический преобразователь обладает более широкими по сравнению с прототипом функциональными возможностями, так как с помощью константной настройки реализует любую из простых симметричных булевых функций τ₁, τ₂, τ_n-1, τ_n, зависящих от n аргументов - входных двоичных сигналов, при n=5.

Claims (1)

1. Логический преобразователь, предназначенный для реализации простых симметричных булевых функций, содержащий семь мажоритарных элементов, причем второй вход первого, третий вход i-го

   

   мажоритарных элементов и первые входы i-го, четвертого мажоритарных элементов соединены соответственно с первым, (i+1)-м информационными и первым, вторым настроечными входами логического преобразователя, отличающийся тем, что в него введен восьмой мажоритарный элемент, выходы j-го

   

   m-го

   

   и второго мажоритарных элементов соединены соответственно с вторым входом (j+1)-го, третьим входом (m-2)-го и вторым входом седьмого мажоритарных элементов, а третьи входы седьмого, четвертого, r-й

   

   вход восьмого мажоритарных элементов и первые входы (m-2)-го, седьмого мажоритарных элементов подключены соответственно к четвертому, пятому, r-му информационным и первому, второму настроечным входам логического преобразователя, выход которого соединен с выходом шестого мажоритарного элемента.