RU2549151C1 - Логический преобразователь - Google Patents

Abstract

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является уменьшение аппаратурных затрат и повышение быстродействия. Устройство содержит одиннадцать мажоритарных элементов и четыре настроечных входа. 1 ил.

Description

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические преобразователи (см., например, патент РФ 2281545, кл. G06F 7/57, 2006 г.), которые реализуют любую из четырех простых симметричных булевых функций, зависящих от четырех аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических преобразователей, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический преобразователь (патент РФ 2294007, кл. G06F 7/57, 2007 г.), который содержит мажоритарные элементы и с помощью четырех сигналов константной настройки реализует любую из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие аппаратурные затраты и низкое быстродействие, обусловленные соответственно тем, что прототип содержит девятнадцать мажоритарных элементов и максимальное время задержки распространения сигнала в нем определяется выражением Δt=6Δt_M, где Δt_M есть время задержки мажоритарного элемента.

Техническим результатом изобретения является уменьшение аппаратурных затрат и повышение быстродействия при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом преобразователе, содержащем одиннадцать мажоритарных элементов, которые имеют по три входа, особенность заключается в том, что выходы i-го $$(i=\overline{\mathrm{1,4}})$$

и j-го $$(j=\overline{\mathrm{9,10}})$$

мажоритарных элементов соединены соответственно с вторыми входами (i+1)-го и (j-2)-го мажоритарных элементов, выходы k-го $$(k=\overline{\mathrm{6,8}})$$

и одиннадцатого мажоритарных элементов подключены соответственно к третьим входам (k-3)-го и восьмого мажоритарных элементов, а выход пятого мажоритарного элемента является выходом логического преобразователя, первый, второй, третий и четвертый настроечные входы которого соединены соответственно с первым входом десятого мажоритарного элемента, объединенными первыми входами шестого, восьмого мажоритарных элементов, объединенными первыми входами первого, второго, четвертого, пятого мажоритарных элементов и объединенными первыми входами третьего, седьмого, девятого мажоритарных элементов.

На чертеже представлена схема предлагаемого логического преобразователя.

Логический преобразователь содержит мажоритарные элементы 1₁, …, 1₁₁, которые имеют по три входа, причем выходы элементов 1_i $$(i=\overline{\mathrm{1,4}})$$

и 1_j $$(j=\overline{\mathrm{9,10}})$$

соединены соответственно с вторыми входами элементов 1_i+1 и 1_j-2, выходы элементов 1_k $$(k=\overline{\mathrm{6,8}})$$

и 1₁₁ подключены соответственно к третьим входам элементов 1_k-3 и 1₈, а выход элемента 1₅ является выходом логического преобразователя, первый, второй, третий и четвертый настроечные входы которого соединены соответственно с первым входом элемента 1₁₀, объединенными первыми входами элементов 1₆, 1₈, объединенными первыми входами элементов 1₁, 1₂, 1₄, 1₅ и объединенными первыми входами элементов 1₃, 1₇, 1₉.

Работа предлагаемого логического преобразователя осуществляется следующим образом. На его первом, …, четвертом настроечных входах фиксируются соответственно необходимые сигналы f₁, …, f₄∈{0,1} константной настройки. На вторые входы элементов 1₁, 1₉, первый вход элемента 1₁₁; третьи входы элементов 1₁ 1₉, второй вход элемента 1₁₁; третьи входы элементов 1₂, 1₇, 1₁₁; вторые и третьи входы элементов 1₆, 1₁₀ подаются соответственно двоичные сигналы x₁; x₂; x₃; х₄ и х₅ (х₁, …, х₅∈{0,1}). На выходе мажоритарного элемента 1_m $$(m=\overline{\mathrm{1,11}})$$

имеем maj(am₁, am₂, am₃)=am₁am₂∨am₁am₃∨am₂am₃, где am₁, am₂, am₃ и ∨, · есть соответственно сигналы на его первом, втором, третьем входах и символы операций ИЛИ, И. Следовательно, сигнал на выходе элемента 1₅ определяется выражением

,

в котором

Таким образом, на выходе предлагаемого преобразователя получим

где τ₁, …, τ₅ есть простые симметричные булевы функции пяти аргументов x₁, …, x₅ (см. стр.126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. -М.: Энергия, 1974). При этом указанный преобразователь содержит одиннадцать мажоритарных элементов, а максимальное время задержки распространения сигнала в нем определяется выражением Δt=5Δt_M (Δt_M - время задержки мажоритарного элемента).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический преобразователь с помощью четырех сигналов константной настройки реализует любую из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, и обладает меньшими по сравнению с прототипом аппаратурными затратами и более высоким быстродействием.

Claims (1)

1. Логический преобразователь, предназначенный для реализации любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, содержащий одиннадцать мажоритарных элементов, которые имеют по три входа, отличающийся тем, что выходы i-го

   

   и j-го

   

   мажоритарных элементов соединены соответственно с вторыми входами (i+1)-го и (j-2)-го мажоритарных элементов, выходы k-го

   

   и одиннадцатого мажоритарных элементов подключены соответственно к третьим входам (k-3)-го и восьмого мажоритарных элементов, а выход пятого мажоритарного элемента является выходом логического преобразователя, первый, второй, третий и четвертый настроечные входы которого соединены соответственно с первым входом десятого мажоритарного элемента, объединенными первыми входами шестого, восьмого мажоритарных элементов, объединенными первыми входами первого, второго, четвертого, пятого мажоритарных элементов и объединенными первыми входами третьего, седьмого, девятого мажоритарных элементов.