RU2710872C1

RU2710872C1 - Параллельный счетчик единичных сигналов

Info

Publication number: RU2710872C1
Application number: RU2019106830A
Authority: RU
Inventors: Дмитрий Васильевич Андреев
Priority date: 2019-03-11
Filing date: 2019-03-11
Publication date: 2020-01-14

Abstract

Изобретение относится к вычислительной технике. Технический результат заключается в упрощении схемы параллельного счетчика единичных сигналов при сохранении функциональных возможностей. Параллельный счетчик единичных сигналов содержит семь элементов ИСКЛЮЧАЮЩЕЕ ИЛИ (1₁, …, 1₇), три элемента И (2₁, 2₂, 2₃) и четыре мажоритарных элемента (3₁, …, 3₄). 1 ил.

Description

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны параллельные счетчики единичных сигналов (патент РФ 2256211, кл. G06F 7/38, 2005 г.; патент РФ 2260204, кл. G06F 5/00, 2005 г.), которые формируют двоичный код числа единичных сигналов входного кортежа (x₁, …, x₈), где x_q ∈{0,1}.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных параллельных счетчиков единичных сигналов, относится схемная сложность, обусловленная тем, что наименьшая из цен по Квайну схем упомянутых аналогов равна 60 и их схемная глубина больше 8.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип параллельный счетчик единичных сигналов (патент РФ 2518641, кл. H03K 21/10, 2014 г.), который содержит элементы И, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ и формирует двоичный код числа единичных сигналов входного кортежа (x_1,…, x₈), где x_q ∈ {0,1}.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится схемная сложность, обусловленная тем, что цена по Квайну схемы прототипа равна 56 и его схемная глубина равна 6.

Техническим результатом изобретения является упрощение схемы параллельного счетчика единичных сигналов за счет уменьшения ее цены по Квайну и глубины при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в параллельном счетчике единичных сигналов, содержащем семь элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и три элемента И, первый, второй входы i-го

элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с первым, вторым входами i-го элемента И, особенность заключается в том, что в него дополнительно введены четыре мажоритарных элемента, причем i-й вход j-го

, первый, второй входы второго и первый, второй входы третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с i-ым входом (j-3)-го мажоритарного элемента, выходом третьего мажоритарного элемента, выходом седьмого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выходом второго элемента И, выходом четвертого мажоритарного элемента, первый, второй, третий входы шестого и первый, второй, третий входы седьмого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходами четвертого, пятого, первого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и выходами первого, второго мажоритарных элементов, выходом первого элемента И, а первый, второй входы первого и i-й вход k-го

элементов ИСКЛЮЧАЮЩЕЕ ИЛИ являются соответственно седьмым, восьмым и (3×k+i-12)-ым входами параллельного счетчика единичных сигналов, первый, второй, третий и четвертый выходы которого соединены соответственно с выходами шестого, второго, третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и выходом третьего элемента И.

На чертеже представлена схема предлагаемого параллельного счетчика единичных сигналов.

Параллельный счетчик единичных сигналов содержит элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 1₁, …, 1₇, элементы И 2₁, 2₂, 2₃ и мажоритарные элементы 3₁, …, 3₄, причем i-й

вход элемента 1_j

и первый, второй входы элемента 1_i соединены соответственно с i-ым входом элемента 3_j-3 и первым, вторым входами элемента 2_i, первый, второй входы элемента 1₂ и первый, второй входы элемента 1₃ соединены соответственно с выходами элементов 3₃, 1₇ и 2₂, 3₄, первый, второй, третий входы элемента 1₆ и первый, второй, третий входы элемента 1₇ соединены соответственно с выходами элементов 1₄, 1₅, 1₁ и 3₁, 3₂, 2₁, а первый, второй входы элемента 1₁ и i-й вход элемента

являются соответственно седьмым, восьмым и (3×k+i-12)-ым входами параллельного счетчика единичных сигналов, первый, второй, третий и четвертый выходы которого соединены соответственно с выходами элементов 1₆, 1₂, 1₃ и 2₃.

Работа предлагаемого параллельного счетчика единичных сигналов осуществляется следующим образом. На его первый, …, восьмой входы подаются соответственно подлежащие обработке сигналы x₁, …, x₈ ∈ {0,1}. В представленных ниже табл. 1 и табл. 2 приведены значения внутренних сигналов y_2×r-1, y_2×r

и y₅, y₆ предлагаемого счетчика, полученные с учетом работы элементов 1_r+3, 3_r и 1₁, 2₁ для всех возможных наборов значений соответствующих входных сигналов. В табл. 3 указаны значения его выходных сигналов z₁, z₂, z₃, z₄, полученные с учетом работы соответствующих элементов для всех возможных наборов значений сигналов y₁, …, y₆.

Согласно табл. 1, табл. 2 и табл. 3 имеем z₁=β₀, z₂=β₁, z₃=β₂, z₄=β₃, где β₃β₂β₁β₀ есть двоичный код числа единичных сигналов в кортеже (x_l, …, x₈).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый параллельный счетчик единичных сигналов обладает функциональными возможностями прототипа, при этом его схема проще чем у прототипа, поскольку ее цена по Квайну равна 36 и схемная глубина предлагаемого счетчика равна 4.

Claims

Параллельный счетчик единичных сигналов, содержащий семь элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и три элемента И, причем первый, второй входы i-го
элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с первым, вторым входами i-го элемента И, отличающийся тем, что в него дополнительно введены четыре мажоритарных элемента, i-й вход j-го
, первый, второй входы второго и первый, второй входы третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с i-м входом (j-3)-го мажоритарного элемента, выходом третьего мажоритарного элемента, выходом седьмого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выходом второго элемента И, выходом четвертого мажоритарного элемента, первый, второй, третий входы шестого и первый, второй, третий входы седьмого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходами четвертого, пятого, первого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и выходами первого, второго мажоритарных элементов, выходом первого элемента И, а первый, второй входы первого и i-й вход k-го
элементов ИСКЛЮЧАЮЩЕЕ ИЛИ являются соответственно седьмым, восьмым и (3×k+i-12)-м входами параллельного счетчика единичных сигналов, первый, второй, третий и четвертый выходы которого соединены соответственно с выходами шестого, второго, третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и выходом третьего элемента И.