[go: up one dir, main page]

RU2412536C1 - Complementary differential amplifier - Google Patents

Complementary differential amplifier Download PDF

Info

Publication number
RU2412536C1
RU2412536C1 RU2009133158/09A RU2009133158A RU2412536C1 RU 2412536 C1 RU2412536 C1 RU 2412536C1 RU 2009133158/09 A RU2009133158/09 A RU 2009133158/09A RU 2009133158 A RU2009133158 A RU 2009133158A RU 2412536 C1 RU2412536 C1 RU 2412536C1
Authority
RU
Russia
Prior art keywords
input
output
collector
transistor
transistors
Prior art date
Application number
RU2009133158/09A
Other languages
Russian (ru)
Inventor
Николай Николаевич Прокопенко (RU)
Николай Николаевич Прокопенко
Александр Игоревич Серебряков (RU)
Александр Игоревич Серебряков
Михаил Владимирович Солодко (RU)
Михаил Владимирович Солодко
Original Assignee
Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС")
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") filed Critical Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС")
Priority to RU2009133158/09A priority Critical patent/RU2412536C1/en
Application granted granted Critical
Publication of RU2412536C1 publication Critical patent/RU2412536C1/en

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

FIELD: radio engineering.
SUBSTANCE: complementary differential amplifier (CDA) includes the first (1) and the second (2) input transistors (T) with combined collectors, the first (3) and the second (4) output T the bases of which are combined and connected to current-stabilising bipole (CB) (5), as well as to the first outputs of the first (6) and the second (7) auxiliary p-n junctions, emitters of the first T (3) and the second T (4) are connected to the appropriate emitters of the first T (1) and the second T (2), as well as to the second outputs of the first (6) and the second (7) auxiliary p-n junctions, the first current mirror (CM) (8) the input of which is connected to collector of the first T (3), and output is connected to the input of the second (9) CM, the third (10) CM the input of which is connected to collector of the second T (4), and output is connected to the output of the second (9) CM and to the base of input T (11) of buffer amplifier (12). To the scheme there introduced is additional T (13) the emitter of which is connected to collectors of the first T (1) and the second T (2), base is connected to the input of the second (9) CM, and collector is connected to bus (14) of power supply; at that, emitter of input T (11) of buffer amplifier (12) is connected to additional CB (15) and to the output of device (16), and conductivity type of input T (11) of buffer amplifier (12) coincides with conductivity type of T (13).
EFFECT: improving static strength, and decreasing Uoffset.
5 dwg

Description

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов с широким динамическим диапазоном, в структуре аналоговых микросхем различного функционального назначения (например, операционных усилителях (ОУ), непрерывных стабилизаторах напряжения и т.п.).The invention relates to the field of radio engineering and communication and can be used as a device for amplifying analog signals with a wide dynamic range, in the structure of analog microcircuits for various functional purposes (for example, operational amplifiers (op amps), continuous voltage stabilizers, etc.).

Известны схемы дифференциальных усилителей (ДУ) на n-р-n и р-n-р транзисторах с так называемой «архитектурой входного каскада операционного усилителя µА741» [1-30] или комплементарных каскодных дифференциальных усилителей (ККДУ). На их модификации выдано более 50 патентов для ведущих микроэлектронных фирм мира. Дифференциальные усилители данного класса, наряду с типовым параллельно-балансным каскадом, стали основным усилительным элементом многих аналоговых интерфейсов. Предлагаемое изобретение относится к данному подклассу устройств.There are known schemes of differential amplifiers (DE) on npn and pnp transistors with the so-called "architecture of the input stage of the operational amplifier µA741" [1-30] or complementary cascode differential amplifiers (KKDU). Over 50 patents have been issued for their modifications for leading microelectronic companies in the world. Differential amplifiers of this class, along with a typical parallel-balanced cascade, have become the main amplifying element of many analog interfaces. The present invention relates to this subclass of devices.

Ближайшим прототипом (фиг.1) заявляемого устройства является комплементарный каскодный дифференциальный усилитель, описанный в структуре схемы по патенту фирмы Harris (США) №5789949, фиг.1, содержащий первый 1 и второй 2 входные транзисторы, эмиттеры которых соединены с эмиттерами первого 3 и второго 4 выходных транзисторов, третий выходной транзистор 5, эмиттер которого соединен с коллектором и базой второго выходного 4 транзистора и базой первого 3 выходного транзистора, база - подключена к первому 6 токостабилизирующему двухполюснику и связана с коллектором первого 3 выходного транзистора, а коллектор - подключен ко второму 17 токостабилизирующему двухполюснику 7 и входу 8 выходного каскада 9.The closest prototype (figure 1) of the claimed device is a complementary cascode differential amplifier described in the structure of the circuit according to Harris (USA) patent No. 5789949, figure 1, containing the first 1 and second 2 input transistors, the emitters of which are connected to the emitters of the first 3 and the second 4 output transistors, the third output transistor 5, the emitter of which is connected to the collector and the base of the second output 4 transistor and the base of the first 3 output transistor, the base is connected to the first 6 current-stabilizing two-terminal device and connected to the collector of the first 3 output transistor, and the collector is connected to the second 17 current-stabilizing two-terminal 7 and input 8 of the output stage 9.

Существенный недостаток известного ККДУ состоит в том, что он имеет сравнительно большое напряжение смещения нуля (Uсм).A significant disadvantage of the known KKDU is that it has a relatively large bias voltage of zero (U cm ).

Основная задача предлагаемого изобретения состоит в повышении статической точности ККДУ - уменьшением Uсм.The main objective of the invention is to increase the static accuracy KKDU - reducing U see

Поставленная задача достигается тем, что в комплементарном дифференциальном усилителе фиг.1, содержащем первый 1 и второй 2 входные транзисторы с объединенными коллекторами, первый 3 и второй 4 выходные транзисторы, базы которых объединены и соединены с токостабилизирующим двухполюсником 5, а также первыми выводами первого 6 и второго 7 вспомогательных р-n переходов, эмиттеры первого 3 и второго 4 выходных транзисторов соединены с соответствующими эмиттерами первого 1 и второго 2 входных транзисторов, а также вторыми выводами первого 6 и второго 7 вспомогательных р-n переходов, первое токовое зеркало 8, вход которого связан с коллектором первого 3 выходного транзистора, а выход подключен ко входу второго 9 токового зеркала, третье токовое зеркало 10, вход которого соединен с коллектором второго 4 выходного транзистора, а выход подключен к выходу второго 9 токового зеркала и базе входного транзистора 11 буферного усилителя 12, предусмотрены новые элементы и связи - в схему введен дополнительный транзистор 13, эмиттер которого соединен с коллекторами первого 1 и второго 2 входных транзисторов, база соединена со входом второго 9 токового зеркала, а коллектор подключен к шине 14 источника питания, причем эмиттер входного транзистора 11 буферного усилителя 12 связан с дополнительным токостабилизирующим двухполюсником 15 и выходом устройства 16, а тип проводимости входного транзистора 11 буферного усилителя 12 совпадает с типом проводимости дополнительного транзистора 13.The problem is achieved in that in the complementary differential amplifier of figure 1, containing the first 1 and second 2 input transistors with combined collectors, the first 3 and second 4 output transistors, the bases of which are combined and connected to the current-stabilizing two-terminal 5, as well as the first conclusions of the first 6 and the second 7 auxiliary pn junctions, the emitters of the first 3 and second 4 output transistors are connected to the corresponding emitters of the first 1 and second 2 input transistors, as well as the second conclusions of the first 6 and second 7 auxiliary pn junctions, the first current mirror 8, the input of which is connected to the collector of the first 3 output transistor, and the output is connected to the input of the second 9 current mirror, the third current mirror 10, the input of which is connected to the collector of the second 4 output transistor, and the output connected to the output of the second 9 current mirror and the base of the input transistor 11 of the buffer amplifier 12, new elements and connections are provided - an additional transistor 13 is introduced into the circuit, the emitter of which is connected to the collectors of the first 1 and second 2 input trans orors, the base is connected to the input of the second 9 current mirror, and the collector is connected to the bus 14 of the power source, and the emitter of the input transistor 11 of the buffer amplifier 12 is connected to an additional current-stabilizing two-terminal 15 and the output of the device 16, and the conductivity type of the input transistor 11 of the buffer amplifier 12 coincides with type of conductivity of the additional transistor 13.

Схема усилителя-прототипа представлена на фиг.1. На фиг.2 показано заявляемое устройство в соответствии с формулой изобретения.The amplifier circuit of the prototype is presented in figure 1. Figure 2 shows the inventive device in accordance with the claims.

На фиг.3 и фиг.4 показаны схемы заявляемого (фиг.4) и известного (фиг.3) устройств в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар».Figure 3 and figure 4 shows a diagram of the claimed (figure 4) and known (figure 3) devices in a computer simulation environment PSpice on models of integrated transistors of FSUE NPP Pulsar.

На фиг.5 показаны результаты компьютерного моделирования Uсм схем фиг.3 и фиг.4.Figure 5 shows the results of computer simulations of U cm circuits of figure 3 and figure 4.

Сопоставление результатов моделирования фиг.5 позволяет определить выигрыш по систематической составляющей Uсм (без учета разброса параметров элементов схемы), который дает предлагаемое техническое решение.Comparison of the simulation results of figure 5 allows you to determine the gain in the systematic component U cm (without taking into account the variation in the parameters of the circuit elements), which gives the proposed technical solution.

Комплементарный дифференциальный усилитель фиг.2 содержит первый 1 и второй 2 входные транзисторы с объединенными коллекторами, первый 3 и второй 4 выходные транзисторы, базы которых объединены и соединены с токостабилизирующим двухполюсником 5, а также первыми выводами первого 6 и второго 7 вспомогательных р-n переходов, эмиттеры первого 3 и второго 4 выходных транзисторов соединены с соответствующими эмиттерами первого 1 и второго 2 входных транзисторов, а также вторыми выводами первого 6 и второго 7 вспомогательных р-n переходов, первое токовое зеркало 8, вход которого связан с коллектором первого 3 выходного транзистора, а выход подключен ко входу второго 9 токового зеркала, третье токовое зеркало 10, вход которого соединен с коллектором второго 4 выходного транзистора, а выход подключен к выходу второго 9 токового зеркала и базе входного транзистора 11 буферного усилителя 12. В схему введен дополнительный транзистор 13, эмиттер которого соединен с коллекторами первого 1 и второго 2 входных транзисторов, база соединена со входом второго 9 токового зеркала, а коллектор подключен к шине 14 источника питания, причем эмиттер входного транзистора 11 буферного усилителя 12 связан с дополнительным токостабилизирующим двухполюсником 15 и выходом устройства 16, а тип проводимости входного транзистора 11 буферного усилителя 12 совпадает с типом проводимости дополнительного транзистора 13.The complementary differential amplifier of figure 2 contains the first 1 and second 2 input transistors with combined collectors, the first 3 and second 4 output transistors, the bases of which are combined and connected to the current-stabilizing two-terminal 5, as well as the first conclusions of the first 6 and second 7 auxiliary pn junctions , the emitters of the first 3 and second 4 output transistors are connected to the corresponding emitters of the first 1 and second 2 input transistors, as well as the second terminals of the first 6 and second 7 auxiliary pn junctions, the first current a second mirror 8, the input of which is connected to the collector of the first 3 output transistor, and the output is connected to the input of the second 9 current mirror, the third current mirror 10, the input of which is connected to the collector of the second 4 output transistor, and the output is connected to the output of the second 9 current mirror and the base input transistor 11 of the buffer amplifier 12. An additional transistor 13 is introduced into the circuit, the emitter of which is connected to the collectors of the first 1 and second 2 input transistors, the base is connected to the input of the second 9 current mirror, and the collector is connected to not 14 of the power source, and the emitter of the input transistor 11 of the buffer amplifier 12 is connected with an additional current-stabilizing two-terminal 15 and the output of the device 16, and the conductivity type of the input transistor 11 of the buffer amplifier 12 coincides with the type of conductivity of the additional transistor 13.

Рассмотрим работу заявляемого ККДУ фиг.2.Consider the work of the claimed KKDU figure 2.

В статическом режиме в схеме фиг.2 устанавливаются следующие токи эмиттера (Iэ), коллектора (Iк) и базы (Iб) транзисторов:In static mode, in the circuit of figure 2, the following currents of the emitter (I e ), collector (I k ) and base (I b ) of the transistors are set:

Figure 00000001
Figure 00000001

Figure 00000002
Figure 00000002

Figure 00000003
Figure 00000003

Figure 00000004
Figure 00000004

Figure 00000005
Figure 00000005

Figure 00000006
Figure 00000006

где Iб - ток базы транзисторов 13 и 11 при токе эмиттера Iэ=I0;where I b is the base current of the transistors 13 and 11 at the emitter current I e = I 0 ;

Iэi, Iкi - ток эмиттера (коллектора) транзисторов схемы.I ei , I ki - current emitter (collector) of the transistors of the circuit.

Если выбрать токи двухполюсников 5 и 15 так, что I5=2I0, I15=4I0, то во входной цепи буфера 12 (узел «А») обеспечивается полная взаимная компенсация статических токов, что является необходимым условием уменьшения Uсм:If we choose the currents of the two-terminal circuits 5 and 15 so that I 5 = 2I 0 , I 15 = 4I 0 , then in the input circuit of the buffer 12 (node “A”) full mutual compensation of static currents is provided, which is a necessary condition for decreasing U cm :

Figure 00000007
Figure 00000007

В схеме ККДУ фиг.1 равенство (7) не выполняется. Это существенно ухудшает Uсм и его температурный дрейф.In the circuit KKDU figure 1 equality (7) is not satisfied. This significantly impairs U cm and its temperature drift.

Таким образом, заявляемое устройство характеризуется существенным преимуществом по Uсм в сравнении с ККДУ-прототипом. Полученные выше выводы подтверждаются результатами моделирования предлагаемых схем в среде Pspice (фиг.5).Thus, the claimed device is characterized by a significant advantage in U cm in comparison with KKDU-prototype. The above findings are confirmed by the simulation results of the proposed schemes in the Pspice environment (figure 5).

Источники информацииInformation sources

1. Патент США №3786362.1. US patent No. 3786362.

2. Патент США №4030044.2. US patent No. 4030044.

3. Патент США №4059808, фиг.5.3. US patent No. 4059808, Fig.5.

4. Патент США №4286227.4. US Patent No. 4,286,227.

5. Авт. свид. СССР №375754, H03F 3/38.5. Auth. testimonial. USSR No. 375754, H03F 3/38.

6. Авт. свид. СССР №843164, H03F 3/30.6. Auth. testimonial. USSR No. 843164, H03F 3/30.

7. Патент США №3660773.7. US Patent No. 3660773.

8. Патент США №4560948.8. US patent No. 4560948.

9. Патент РФ №2930041, H03F 1/32.9. RF patent No. 2930041, H03F 1/32.

10. Патент Японии №57-5364, H03F 3/343.10. Japanese Patent No. 57-5364, H03F 3/343.

11. Патент ЧССР №134845, кл. 21а2 18/08.11. Patent of Czechoslovakia No. 134845, cl. 21a 2 18/08.

12. Патент ЧССР №134849, кл. 21а2 18/08.12. Patent of Czechoslovakia No. 134849, cl. 21a 2 18/08.

13. Патент ЧССР №135326, кл. 21а2 18/08.13. Czechoslovak Patent No. 135326, cl. 21a 2 18/08.

14. Патент США №4389579.14. US patent No. 4389579.

15. Патент Англии №1543361, Н3Т.15. England patent No. 1543361, H3T.

16. Патент США №5521552 (фиг.3а).16. US patent No. 5521552 (figa).

17. Патент США №4059808.17. US patent No. 4059808.

18. Патент США №5789949.18. US patent No. 5789949.

19. Патент США №4453134.19. US Patent No. 4,453,134.

20. Патент США №4760286.20. US patent No. 4760286.

21. Авт. свид. СССР №1283946.21. Auth. testimonial. USSR No. 1283946.

22. Патент РФ №2019019.22. RF patent No.2019019.

23. Патент США №4389579.23. US patent No. 4389579.

24. Патент США №4453092.24. US patent No. 4453092.

25. Патент США №3566289.25. US patent No. 3566289.

26. Патент США №4059808 (фиг.2).26. US patent No. 4059808 (figure 2).

27. Патент США №3649926.27. US patent No. 3649926.

28. Патент США №4714894 (фиг.1).28. US patent No. 4714894 (figure 1).

29. Матавкин В.В. Быстродействующие операционные усилители. - М.: Радио и связь, 1989.29. Matavkin V.V. High-speed operational amplifiers. - M.: Radio and Communications, 1989.

30. М.Херпи. Аналоговые интегральные схемы. - М.: Радио и связь, 1983, стр.174, рис.5.52.30. M. Herpy. Analog integrated circuits. - M.: Radio and Communications, 1983, p. 174, Fig. 5.52.

Claims (1)

Комплементарный дифференциальный усилитель, содержащий первый (1) и второй (2) входные транзисторы с объединенными коллекторами, первый (3) и второй (4) выходные транзисторы, базы которых объединены и соединены с токостабилизирующим двухполюсником (5), а также первыми выводами первого (6) и второго (7) вспомогательных р-n переходов, эмиттеры первого (3) и второго (4) выходных транзисторов соединены с соответствующими эмиттерами первого (1) и второго (2) входных транзисторов, а также вторыми выводами первого (6) и второго (7) вспомогательных р-n переходов, первое токовое зеркало (8), вход которого связан с коллектором первого (3) выходного транзистора, а выход подключен ко входу второго (9) токового зеркала, третье токовое зеркало (10), вход которого соединен с коллектором второго (4) выходного транзистора, а выход подключен к выходу второго (9) токового зеркала и базе входного транзистора (11) буферного усилителя (12), отличающийся тем, что в схему введен дополнительный транзистор (13), эмиттер которого соединен с коллекторами первого (1) и второго (2) входных транзисторов, база соединена со входом второго (9) токового зеркала, а коллектор подключен к шине (14) источника питания, причем эмиттер входного транзистора (11) буферного усилителя (12) связан с дополнительным токостабилизирующим двухполюсником (15) и выходом устройства (16), а тип проводимости входного транзистора (11) буферного усилителя (12) совпадает с типом проводимости дополнительного транзистора (13). A complementary differential amplifier containing the first (1) and second (2) input transistors with combined collectors, the first (3) and second (4) output transistors, the bases of which are combined and connected to a current-stabilizing two-terminal device (5), as well as the first conclusions of the first ( 6) and the second (7) auxiliary pn junctions, the emitters of the first (3) and second (4) output transistors are connected to the corresponding emitters of the first (1) and second (2) input transistors, as well as the second terminals of the first (6) and second (7) auxiliary pn junctions, the first current mirror (8), the input of which is connected to the collector of the first (3) output transistor, and the output is connected to the input of the second (9) current mirror, the third current mirror (10), the input of which is connected to the collector of the second (4) output transistor, and the output is connected to the output of the second (9) current mirror and the base of the input transistor (11) of the buffer amplifier (12), characterized in that an additional transistor (13) is introduced into the circuit, the emitter of which is connected to the collectors of the first (1) and second (2) ) input transistors, the base is connected to the input of the second (9) of the current mirror, and the collector is connected to the bus (14) of the power source, and the emitter of the input transistor (11) of the buffer amplifier (12) is connected to an additional current-stabilizing two-terminal device (15) and the output of the device (16), and the type of conductivity of the input transistor ( 11) the buffer amplifier (12) coincides with the type of conductivity of the additional transistor (13).
RU2009133158/09A 2009-09-03 2009-09-03 Complementary differential amplifier RU2412536C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2009133158/09A RU2412536C1 (en) 2009-09-03 2009-09-03 Complementary differential amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2009133158/09A RU2412536C1 (en) 2009-09-03 2009-09-03 Complementary differential amplifier

Publications (1)

Publication Number Publication Date
RU2412536C1 true RU2412536C1 (en) 2011-02-20

Family

ID=46310206

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2009133158/09A RU2412536C1 (en) 2009-09-03 2009-09-03 Complementary differential amplifier

Country Status (1)

Country Link
RU (1) RU2412536C1 (en)

Similar Documents

Publication Publication Date Title
RU2390916C1 (en) Precision operational amplifier
RU2412536C1 (en) Complementary differential amplifier
RU2411636C1 (en) Cascode differential amplifier with low voltage of zero shift
RU2416155C1 (en) Differential operating amplifier
RU2416152C1 (en) Differential operating amplifier
RU2419187C1 (en) Cascode differential amplifier with increased zero level stability
RU2411637C1 (en) Precision operational amplifier with low voltage of zero shift
RU2390912C2 (en) Cascode differential amplifier
RU2455757C1 (en) Precision operational amplifier
RU2416149C1 (en) Differential operating amplifier with low zero offset voltage
RU2374758C1 (en) Complementary cascode differential amplifier
RU2365029C1 (en) Cascode difference amplifier with low offset voltage
RU2432666C1 (en) Differential operational amplifier with low supply voltage
RU2390914C1 (en) Cascode differential amplifier with low voltage of zero shift
RU2444119C1 (en) Precision operational amplifier
RU2416150C1 (en) Differential operating amplifier
RU2416151C1 (en) Differential operating amplifier
RU2402151C1 (en) Cascode differential amplifier
RU2449466C1 (en) Precision operational amplifier
RU2432665C1 (en) Differential operational amplifier with low supply voltage
RU2412533C1 (en) Differential operating amplifier
RU2412537C1 (en) Differential operating amplifier
RU2412528C1 (en) Cascode differential operating amplifier with low zero offset voltage
RU2412539C1 (en) Differential operating amplifier
RU2411643C1 (en) Precision operational amplifier

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20130904