[go: up one dir, main page]

RU226824U1 - Photomask for manufacturing chips of integrated circuits and memory modules with image frame configuration - Google Patents

Photomask for manufacturing chips of integrated circuits and memory modules with image frame configuration Download PDF

Info

Publication number
RU226824U1
RU226824U1 RU2024101256U RU2024101256U RU226824U1 RU 226824 U1 RU226824 U1 RU 226824U1 RU 2024101256 U RU2024101256 U RU 2024101256U RU 2024101256 U RU2024101256 U RU 2024101256U RU 226824 U1 RU226824 U1 RU 226824U1
Authority
RU
Russia
Prior art keywords
crystals
along
rows
crystal
image frame
Prior art date
Application number
RU2024101256U
Other languages
Russian (ru)
Inventor
Сергей Михайлович Игнатьев
Original Assignee
Акционерное общество "Микрон" (АО "Микрон")
Filing date
Publication date
Application filed by Акционерное общество "Микрон" (АО "Микрон") filed Critical Акционерное общество "Микрон" (АО "Микрон")
Application granted granted Critical
Publication of RU226824U1 publication Critical patent/RU226824U1/en

Links

Abstract

Полезная модель относится к микроэлектронике, а именно к фотошаблонам, применяемым при изготовлении кристаллов, используемых в интегральных микросхемах и модулях объемной вертикальной конструкции типа «кристалл на кристалле» с проволочными связями выводов кристаллов и корпуса. Главным образом это запоминающие устройства, содержащие по нескольку одинаковых кристаллов прямоугольной формы с контактными площадками, расположенными по двум противоположным коротким сторонам. Технический результат, заключающийся в уменьшении потерь полезной площади поверхности полупроводниковой пластины, достигается тем, что области размещения тестовых структур имеют форму полос, расположенных между рядами кристаллов, ориентированных вдоль их длинных сторон и с внешней стороны одного из крайних рядов. При разделении пластины для кристаллов, составляющих верхний уровень вертикальной конструкции, линии реза проходят по разделительным дорожкам, непосредственно примыкающим к их краям, а для кристаллов нижнего уровня увеличенной ширины - по дорожкам, по обеим продольным сторонам, удаленным на расстояние, равное ширине WTC областей размещения тестовых структур. Размеры областей в составе кадра изображения связаны неравенствами 2WТС+WКР≥LКР+2ΔКР, DКП≥WКР+2ΔКП. 4 ил. The utility model relates to microelectronics, namely to photomasks used in the manufacture of crystals used in integrated circuits and modules of a three-dimensional vertical design of the “crystal on a chip” type with wire connections between the leads of the crystals and the housing. These are mainly storage devices containing several identical rectangular crystals with contact pads located on two opposite short sides. The technical result, which consists in reducing the loss of useful surface area of the semiconductor wafer, is achieved by the fact that the areas where the test structures are placed have the form of strips located between the rows of crystals, oriented along their long sides and on the outside of one of the outer rows. When dividing the plate for crystals that make up the upper level of the vertical structure, the cutting lines pass along the dividing tracks immediately adjacent to their edges, and for crystals of the lower level of increased width - along the tracks on both longitudinal sides, removed at a distance equal to the width W TC of the regions placement of test structures. The sizes of the areas within the image frame are related by the inequalities 2W TC +W KR ≥L KR +2Δ KR , D KP ≥W KR +2Δ KP . 4 ill.

Description

Полезная модель относится к микроэлектронике, а именно к фотошаблонам, применяемым при изготовлении кристаллов, используемых в интегральных микросхемах и модулях объемной вертикальной конструкции типа «кристалл на кристалле», в частности запоминающих устройств, содержащих по нескольку одинаковых кристаллов.The utility model relates to microelectronics, namely to photomasks used in the manufacture of crystals used in integrated circuits and modules of a volumetric vertical design of the “crystal on a chip” type, in particular storage devices containing several identical crystals.

В микроэлектронике фотошаблоны используются для создания фоторезистивных масок отдельных слоев при проведении фотолитографии, для которой сейчас чаще всего используются проекционные методы, когда рисунок с фотошаблона проецируется на фоторезист, покрывающий полупроводниковую пластину.In microelectronics, photomasks are used to create photoresist masks of individual layers during photolithography, for which projection methods are now most often used, when a pattern from a photomask is projected onto a photoresist covering a semiconductor wafer.

Экспонирование фотошаблона на пластину при этом многократно повторяют с перемещением проекции по ее поверхности. Рисунок повторяемой проекции здесь называется кадром изображения.The exposure of the photomask to the plate is repeated many times with the projection moving along its surface. The pattern of repeated projection is here called an image frame.

Кадр изображения отображает топологию соответствующего слоя кристалла микросхемы и тестовых структур, предназначенных для контроля параметров отдельных элементов электрической схемы и физической структуры кристалла, точности воспроизведения топологических размеров и совмещения слоев, а также сами фигуры совмещения.The image frame displays the topology of the corresponding layer of the microcircuit crystal and test structures designed to control the parameters of individual elements of the electrical circuit and the physical structure of the crystal, the accuracy of reproducing topological dimensions and alignment of layers, as well as the alignment figures themselves.

Кристаллы интегральных микросхем стремятся расположить в кадре изображения таким образом, чтобы они образовывали матрицу из взаимно перпендикулярных рядов, с постоянными интервалами покрывающих всю поверхность пластины. Между кристаллами проходят разделительные дорожки, в которых в целях экономии площади располагают элементы тестовых структур. Такое решение описано, например, в патенте США №5206181, НПК 437/8, МПК H01L 21/304, опубликованном 27 апреля 1993 г. [1].The chips of integrated circuits tend to be positioned in the image frame in such a way that they form a matrix of mutually perpendicular rows covering the entire surface of the wafer at regular intervals. Between the crystals there are dividing tracks, in which, in order to save space, elements of test structures are located. Such a solution is described, for example, in US patent No. 5206181, NPK 437/8, IPC H01L 21/304, published on April 27, 1993 [1].

Для кристаллов интегральных микросхем памяти характерны большие размеры, что сокращает их количество в составе кадра изображения и может не позволить получить достаточную площадь разделительных дорожек для размещения всех тестовых структур в пределах одного кадра.Integrated memory chips are characterized by large sizes, which reduces their number in the image frame and may not allow obtaining a sufficient area of dividing tracks to accommodate all test structures within one frame.

В таких случаях для размещения тестовых структур в кадре изображения выделяют специальные области, как, например, это описано в статье Кузовков А.В., Иванов В.В., Шипицин Д.С. Метод автоматической расстановки кристаллов в поле фотошаблона с учетом ограничений технологии // Электронная техника. Серия 3. Микроэлектроника. 2018. №4(172) с. 18-23 [2].In such cases, special areas are allocated to place test structures in the image frame, as, for example, this is described in the article by Kuzovkov A.V., Ivanov V.V., Shipitsin D.S. Method for automatic placement of crystals in the field of a photomask, taking into account technology limitations // Electronic technology. Series 3. Microelectronics. 2018. No. 4(172) p. 18-23 [2].

По технической сущности данное решение наиболее близко к заявляемой полезной модели.In terms of technical essence, this solution is closest to the claimed utility model.

Это решение, главным образом, применяется для пластин, несущих кристаллы разных размеров при нерегулярном размещении их в кадре изображения, что позволяет выполнить области тестовых структур прямоугольной формы и включить в кадр наподобие дополнительных кристаллов.This solution is mainly used for wafers carrying chips of different sizes in an irregular arrangement in the image frame, which allows areas of test structures to be rectangular in shape and included in the frame like additional chips.

В случае регулярного размещения кристаллов с одинаковыми размерами и формой с целью обеспечения равенства интервалов между кристаллами тестовые структуры целесообразно распределить в нескольких областях и в регулярном порядке разместить их в кадре изображения среди кристаллов микросхем.In the case of regular placement of crystals with the same size and shape in order to ensure equal spacing between the crystals, it is advisable to distribute the test structures in several areas and place them in a regular order in the image frame among the chips of the microcircuits.

Эффективный метод повышения плотности упаковки интегральных микросхем и модулей - объемное вертикальное конструктивное решение типа «кристалл на кристалле» в случае использования широко применяемого способа связи выводов кристаллов с выводами корпуса посредством проволочных соединений предполагает вертикальный монтаж кристаллов с размерами, убывающими по мере повышения уровня размещения. Это позволяет оставлять открытыми контактные площадки кристаллов на нижних уровнях, но для запоминающих устройств, обычно собираемых из кристаллов одного типа, такое решение не всегда возможно.An effective method for increasing the packing density of integrated circuits and modules is a volumetric vertical design solution of the “chip-on-chip” type in the case of using a widely used method of connecting the leads of the crystals to the leads of the package via wire connections, which involves vertical mounting of crystals with dimensions decreasing as the placement level increases. This allows the contact pads of the crystals at the lower levels to be left open, but for storage devices usually assembled from crystals of the same type, this solution is not always possible.

Однако для кристаллов интегральных микросхем памяти наряду с большими размерами также характерно относительно малое количество контактных площадок, что позволяет свободно разместить их только по двум противоположным сторонам кристалла. При этом на кристаллах прямоугольной формы для контактных площадок часто бывает достаточно пространства вдоль коротких сторон.However, along with large dimensions, chips of integrated memory chips are also characterized by a relatively small number of contact pads, which allows them to be freely placed only on two opposite sides of the chip. At the same time, on rectangular crystals there is often enough space for contact pads along the short sides.

Прямоугольные кристаллы с контактными площадками по двум коротким сторонам можно укладывать в вертикальную стопку, поворачивая каждый устанавливаемый сверху кристалл на 90 градусов относительно ниже лежащего. Проволочные соединения при этом приваривают к контактным площадкам, пока они не оказываются перекрытыми кристаллами, располагаемыми двумя уровнями выше.Rectangular dies with pads on two short sides can be stacked vertically by rotating each die placed on top 90 degrees relative to the one below. The wire connections are welded to the contact pads until they are covered by crystals located two levels above.

Если особенности применяемой технологии сборки не допускают консольное нависание краев кристалла с привариваемыми проводниками, то в вертикальной компоновке следует ограничиться двумя уровнями с применением нижнего кристалла с шириной, увеличенной до значения продольного размера верхнего кристалла.If the features of the used assembly technology do not allow cantilever overhang of the edges of the crystal with welded conductors, then in a vertical arrangement one should limit oneself to two levels using a lower crystal with a width increased to the value of the longitudinal size of the upper crystal.

Возможность разделения пластины на кристаллы меньшей и большей ширины обеспечит увеличение расстояния между их длинными сторонами. Для устанавливаемых сверху узких кристаллов линии реза пластины пройдут в непосредственной близости от их краев, а для нижних - на расстоянии, необходимом для увеличения кристаллов до требуемой ширины.The ability to divide the wafer into crystals of smaller and larger widths will ensure an increase in the distance between their long sides. For narrow crystals installed on top, the cutting lines of the plates will pass in close proximity to their edges, and for lower ones - at the distance necessary to increase the crystals to the required width.

Области между длинными сторонами кристаллов целесообразно заполнить тестовыми и другими вспомогательными структурами. Это снизит потери полезной площади поверхности пластины.It is advisable to fill the areas between the long sides of the crystals with test and other auxiliary structures. This will reduce the loss of useful surface area of the plate.

Технический результат полезной модели заключается в уменьшении потерь полезной площади поверхности полупроводниковой пластины, несущие кристаллы, используемые в интегральных микросхемах и модулях запоминающих устройств объемной вертикальной конструкции типа «кристалл на кристалле» с проволочными связями выводов кристаллов с выводами корпуса.The technical result of the utility model is to reduce the loss of useful surface area of the semiconductor wafer carrying crystals used in integrated circuits and memory modules of a volumetric vertical design of the “crystal on a chip” type with wire connections of the crystal terminals to the housing terminals.

Технический результат достигается тем, что на фотошаблоне для изготовления кристаллов интегральных микросхем и модулей памяти с конфигурацией кадра изображения, содержащего кристаллы прямоугольной формы одинаковых размеров с контактными площадками, расположенными рядами вдоль коротких сторон кристалла и области размещения тестовых структур, кристаллы образуют матрицу, строки которой расположены с постоянным шагом и ориентированы вдоль длинных, а столбцы - вдоль коротких сторон кристаллов, области размещения тестовых структур имеют форму полос, расположенных в промежутках между строками матрицы кристаллов и вдоль внешней стороны одной из крайних строк, полосы тестовых структур имеют одинаковую ширину, удвоенная величина которой в сумме с шириной кристалла превышает его длину.The technical result is achieved by the fact that on a photomask for the production of crystals of integrated circuits and memory modules with an image frame configuration containing rectangular crystals of the same size with contact pads located in rows along the short sides of the crystal and the area where test structures are placed, the crystals form a matrix, the rows of which are located with a constant pitch and oriented along the long sides of the crystals, and the columns - along the short sides of the crystals, the areas where the test structures are placed have the form of stripes located in the spaces between the rows of the crystal matrix and along the outer side of one of the outer rows, the stripes of the test structures have the same width, the double value of which in sum with the width of the crystal exceeds its length.

Фотошаблон с предлагаемой конфигурацией кадра изображения, применяемый при изготовлении кристаллов интегральных микросхем и модулей памяти, предусматривает использование областей размещения тестовых структур в качестве областей, предназначенные для увеличения ширины кристаллов, составляющих нижний уровень в объемной вертикальной конструкции типа «кристалл на кристалле», что повышает эффективность использования полезной площади поверхности полупроводниковой пластины.A photomask with the proposed image frame configuration, used in the manufacture of chips of integrated circuits and memory modules, provides for the use of areas for placing test structures as areas designed to increase the width of the chips that make up the lower level in a volumetric vertical “chip-on-chip” design, which increases efficiency utilization of the useful surface area of the semiconductor wafer.

Отличительными признаками полезной модели являются геометрическая форма и расположение областей размещения тестовых структур в кадре изображения на фотошаблоне.Distinctive features of the utility model are the geometric shape and location of the areas where test structures are placed in the image frame on the photomask.

Полезную модель поясняют чертежи. На фиг. 1 показан план фотошаблона с предлагаемой конфигурацией кадра изображения. Фиг. 2 представляет схему разделения пластины на кристаллы нормальных и увеличенных размеров, а фиг. 3 - схему установки и подключения контактных площадок двух кристаллов в монтажном окне корпуса интегральной микросхемы. Фрагмент монтажного окна с установленными кристаллами и подключенными контактными площадками изображен на фиг. 4 в аксонометрической проекции.The utility model is illustrated by drawings. In fig. Figure 1 shows a plan of a photomask with a proposed image frame configuration. Fig. 2 shows a diagram of dividing a wafer into crystals of normal and enlarged sizes, and FIG. 3 - diagram of installation and connection of contact pads of two crystals in the mounting window of the integrated circuit housing. A fragment of the mounting window with installed crystals and connected pads is shown in Fig. 4 in axonometric projection.

Фотошаблон для изготовления кристаллов интегральных микросхем и модулей памяти с конфигурацией кадра изображения содержит кристаллы прямоугольной формы одинаковых размеров WКР и LКР контактными площадками, расположенными рядами вдоль коротких сторон кристалла, и области размещения тестовых структур. Минимальное расстояние между внутренними краями контактных площадок противоположных рядов обозначено как DКП. Кристаллы образуют матрицу, строки которой расположены с постоянным шагом WКР+WТС и ориентированы вдоль длинных сторон кристалла, а столбцы расположены с постоянным шагом LКР и ориентированы вдоль коротких сторон кристаллов. Области размещения тестовых структур имеют форму полос, расположенных в промежутках между строками матрицы кристаллов и вдоль внешней стороны нижней строки. Полосы размещения тестовых структур имеют одинаковую ширину WТС. Между составляющими кадр изображения областями проходят разделительные дорожки.A photomask for manufacturing chips of integrated circuits and memory modules with an image frame configuration contains rectangular crystals of the same sizes W CR and L CR with contact pads located in rows along the short sides of the crystal, and areas for placing test structures. The minimum distance between the inner edges of the pads of opposite rows is designated as D KP . The crystals form a matrix, the rows of which are located with a constant pitch W KR +W TC and are oriented along the long sides of the crystal, and the columns are located with a constant pitch L KR and are oriented along the short sides of the crystals. The test structure placement areas take the form of stripes located in the spaces between the rows of the crystal matrix and along the outside of the bottom row. The stripes for placing test structures have the same width W TC . Between the areas that make up the image frame there are separation tracks.

В случае использования кристаллов, изготовленных по предлагаемым фотошаблонам в интегральных микросхемах или модулях вертикальной конструкции, из пар соседних строк на полупроводниковой пластине вырезают узкие и широкие кристаллы. Для узких - линии реза проходят по разделительным дорожкам, примыкающим к краям кристаллов, а для кристаллов увеличенной ширины - по дорожкам, по обеим продольным сторонам, отдаленным на ширину областей размещения тестовых структур.In the case of using crystals made according to the proposed photomasks in integrated circuits or modules of vertical design, narrow and wide crystals are cut from pairs of adjacent rows on a semiconductor wafer. For narrow ones, the cutting lines run along the dividing tracks adjacent to the edges of the crystals, and for crystals of increased width, along the tracks on both longitudinal sides, distant by the width of the areas where the test structures are placed.

В интегральной микросхеме объемной вертикальной конструкции типа «кристалл на кристалле» предлагаемое решение позволяет собирать по два кристалла в одном монтажном окне корпуса.In an integrated circuit of a volumetric vertical design of the “chip-on-chip” type, the proposed solution allows you to assemble two crystals in one mounting window of the package.

Следует заметить, что в многокристальной микросхеме кристаллы устанавливают прямо на монтажную площадку основания корпуса, в модуле же - на коммутационную плату, располагаемую на монтажной площадке. Все контактные площадки кристаллов в составе микросхемы непосредственно соединяют с контактными площадками корпуса, в то время как в модуле все или существенная часть связей выводов кристаллов с выводами корпуса осуществляется через коммутационную плату. Поэтому, количество кристаллов в составе модуля может быть ограничено только, исходя из ограничений на размеры коммутационной платы.It should be noted that in a multi-chip microcircuit the crystals are installed directly on the mounting pad of the housing base, while in a module they are installed on a switching board located on the mounting pad. All contact pads of the crystals in the microcircuit are directly connected to the contact pads of the package, while in the module all or a significant part of the connections between the crystal pins and the package pins is carried out through a switching board. Therefore, the number of crystals in a module can only be limited based on restrictions on the size of the switching board.

В примере двухкристальной интегральной микросхемы на монтажную площадку 1 корпуса на клей установлен нижний кристалл 2 увеличенной ширины WКР+2WТС, на который сверху тоже на клей установлен узкий кристалл 3 шириной WКР. Контактные площадки кристаллов 2 и 3 соединены с контактными площадками 4 и 5 корпуса проволочными соединениями 6 и 7.In the example of a double-chip integrated circuit, a lower crystal 2 of increased width W KR +2W TC is installed on the mounting pad 1 of the housing on the glue, on which a narrow crystal 3 of width W KR is installed on top, also on the glue. The contact pads of the crystals 2 and 3 are connected to the contact pads 4 and 5 of the body by wire connections 6 and 7.

Размеры областей, составляющих кадр изображения на фотошаблоне, связаны следующими неравенствамиThe dimensions of the areas that make up the image frame on the photomask are related by the following inequalities

2WТС+WКР≥LКР+2ΔКР, DКП≥WКР+2ΔКП,2W TC +W KR ≥L KR +2Δ KR , D KP ≥W KR +2Δ KP ,

где ΔКР - минимальный зазор между краями по длинным и коротким сторонам устанавливаемых снизу и сверху кристаллов 2 и 3, ΔКП - минимальный зазор между внутренними краями контактных площадок нижнего кристалла 2 и краем верхнего кристалла 3 по длинной стороне.where Δ KR is the minimum gap between the edges along the long and short sides of crystals 2 and 3 installed below and above, Δ KP is the minimum gap between the inner edges of the contact pads of the lower crystal 2 and the edge of the upper crystal 3 along the long side.

Зазоры ΔКР и ΔКП должны обеспечить установку верхнего кристалла 3, исключив его сдвиг за габариты нижнего кристалла 2, недопустимое приближение к его контактным площадкам и натекание клея 8 на них. Величины зазоров ΔКР и ΔКП определяют исходя из значений погрешностей позиционирования кристаллов 2, 3 и линий реза, расстояния растекания клея 8 из-под верхнего кристалла 3 за края по его длинным сторонам, а также требований применяемой технологии сварки проволочных соединений.The gaps Δ KR and Δ KP must ensure the installation of the upper crystal 3, excluding its shift beyond the dimensions of the lower crystal 2, unacceptable approach to its contact pads and glue 8 leaking onto them. The gap sizes Δ KR and Δ KP are determined based on the positioning errors of crystals 2, 3 and cutting lines, the distance of spreading of glue 8 from under the top crystal 3 beyond the edges along its long sides, as well as the requirements of the technology used for welding wire joints.

При использовании описанного способа разделения полупроводниковой пластины соотношение количеств узких и широких кристаллов приближается к 1:1, но это соотношение может быть изменено в сторону увеличения доли узких кристаллов до 100% за счет проведения разрезов по обоим краям областей размещения тестовых структур в некоторых или во всех рядах кристаллов.When using the described method for separating a semiconductor wafer, the ratio of the amounts of narrow and wide crystals approaches 1: 1, but this ratio can be changed towards increasing the proportion of narrow crystals to 100% by making cuts along both edges of the areas where test structures are placed in some or all rows of crystals.

Четность числа строк матрицы кристаллов в составе кадра изображения на фотошаблоне не имеет значения, так как в процессе проекционной фотолитографии при экспонировании полупроводниковой пластины перемещение проекции кадра изображения по каждой координате производится с шагом, обеспечивающим равенство интервала между смежными рядами кристаллов соприкасающихся кадров интервалу между соседними рядами кристаллов внутри кадра.The parity of the number of rows of the crystal matrix in the image frame on the photomask does not matter, since in the process of projection photolithography when exposing a semiconductor wafer, the projection of the image frame moves along each coordinate with a step that ensures that the interval between adjacent rows of crystals of adjacent frames is equal to the interval between adjacent rows of crystals inside the frame.

Таким образом, использование предложенного технического решения позволит получить кристаллы запоминающих устройств с разными геометрическими размерами, необходимые для сборки интегральных микросхем и модулей объемной вертикальной конструкции с проволочными соединениями, с одной полупроводниковой пластины с меньшими потерями ее полезной площади.Thus, the use of the proposed technical solution will make it possible to obtain memory chips with different geometric dimensions, necessary for assembling integrated circuits and modules of a three-dimensional vertical design with wire connections, from one semiconductor wafer with less loss of its useful area.

Claims (1)

Фотошаблон для изготовления кристаллов интегральных микросхем и модулей памяти с конфигурацией кадра изображения, содержащий кристаллы прямоугольной формы одинаковых размеров с контактными площадками, расположенными рядами вдоль коротких сторон кристалла и области размещения тестовых структур, отличающийся тем, что кристаллы образуют матрицу, строки которой расположены с постоянным шагом и ориентированы вдоль длинных, а столбцы - вдоль коротких сторон кристаллов, области размещения тестовых структур имеют форму полос, расположенных в промежутках между строками матрицы кристаллов и вдоль внешней стороны одной из крайних строк, полосы тестовых структур имеют одинаковую ширину, удвоенная величина которой в сумме с шириной кристалла превышает его длину.Photomask for manufacturing chips of integrated circuits and memory modules with an image frame configuration, containing rectangular crystals of the same size with contact pads arranged in rows along the short sides of the crystal and the area where test structures are placed, characterized in that the crystals form a matrix, the rows of which are arranged at a constant pitch and are oriented along the long sides of the crystals, and the columns along the short sides of the crystals, the areas where the test structures are placed have the form of stripes located in the spaces between the rows of the crystal matrix and along the outer side of one of the outer rows, the stripes of the test structures have the same width, the double value of which is in the amount of the width of the crystal exceeds its length.
RU2024101256U 2024-01-18 Photomask for manufacturing chips of integrated circuits and memory modules with image frame configuration RU226824U1 (en)

Publications (1)

Publication Number Publication Date
RU226824U1 true RU226824U1 (en) 2024-06-25

Family

ID=

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206181A (en) * 1991-06-03 1993-04-27 Motorola, Inc. Method for manufacturing a semiconductor device with a slotted metal test pad to prevent lift-off during wafer scribing
JP3209249B2 (en) * 1993-07-29 2001-09-17 株式会社村田製作所 Power supply
US6818480B2 (en) * 2002-08-02 2004-11-16 Samsung Electronics Co., Ltd. Method of forming a pattern of a semiconductor device and photomask therefor
US6841313B2 (en) * 2002-05-31 2005-01-11 Taiwan Semiconductor Manufacturing Co., Ltd. Photomask with dies relating to different functionalities

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206181A (en) * 1991-06-03 1993-04-27 Motorola, Inc. Method for manufacturing a semiconductor device with a slotted metal test pad to prevent lift-off during wafer scribing
JP3209249B2 (en) * 1993-07-29 2001-09-17 株式会社村田製作所 Power supply
US6841313B2 (en) * 2002-05-31 2005-01-11 Taiwan Semiconductor Manufacturing Co., Ltd. Photomask with dies relating to different functionalities
US6818480B2 (en) * 2002-08-02 2004-11-16 Samsung Electronics Co., Ltd. Method of forming a pattern of a semiconductor device and photomask therefor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
А.В. Кузовков А.В., Иванов В.В., Шипицин Д.С. "Метод автоматической расстановки кристаллов в поле фотошаблона с учетом ограничений технологии" Электронная техника. Серия 3. Микроэлектроника. N 4(172), с. 18-23, 2018. *

Similar Documents

Publication Publication Date Title
US5637912A (en) Three-dimensional monolithic electronic module having stacked planar arrays of integrated circuit chips
US5262719A (en) Test structure for multi-layer, thin-film modules
JP2959444B2 (en) Automatic placement and routing method for flip-chip type semiconductor device
KR100843213B1 (en) Multiple input-output semiconductor chip package and method for manufacturing the memory chip and the processor chip connected through a through electrode arranged in the scribe region
KR0142570B1 (en) Semiconductor integrated circuit device
US5650348A (en) Method of making an integrated circuit chip having an array of logic gates
CN203746832U (en) Semiconductor chips and semiconductor devices
US20230267263A1 (en) Space Optimization Between SRAM Cells and Standard Cells
RU226824U1 (en) Photomask for manufacturing chips of integrated circuits and memory modules with image frame configuration
JP4927192B2 (en) Layered chip package and manufacturing method thereof
CN109065536B (en) Wafer and chip
EP0073721A2 (en) Large scala integration semiconductor device having monitor element and method of manufacturing the same
JP3340267B2 (en) Wiring forming method in semiconductor memory device
CN218632032U (en) Substrate structure
CN216698346U (en) Substrate and packaging structure
CN119479751A (en) Resistance test structure of flash memory and forming method thereof
US20110095414A1 (en) Semiconductor substrate, laminated chip package, semiconductor plate and method of manufacturing the same
CN112394611B (en) Mask plate and manufacturing method of three-dimensional memory
TWI834356B (en) Carrier structure
CN219658706U (en) Secondary packaging SSD device
CN118866859A (en) Electronic packaging and method of manufacturing the same
KR20250024193A (en) Method of forming via and method of manufacturing the semiconductor package
JPS59155145A (en) Semiconductor integrated circuit device
KR20230143497A (en) Semiconductor package and method for manufacturing the same
JPH0475665B2 (en)