RU2072552C1

RU2072552C1 - Digital discriminator

Info

Publication number: RU2072552C1
Application number: RU93034008A
Authority: RU
Inventors: Л.Б. Машкинов; М.Н. Штейнберг
Original assignee: Институт структурной макрокинетики РАН
Priority date: 1993-06-29
Filing date: 1993-06-29
Publication date: 1997-01-27

Abstract

FIELD: instruments, in particular, devices for recording and processing pulse signals in design of function generators and digital spectral analyzers. SUBSTANCE: device has counters 2, 4, comparison circuit 3, decoder 5, delay gate 6, group of flip-flops 7.1, ..., 7.n. EFFECT: simplified design. 1 dwg

Description

Изобретение относится к информационно-измерительной и вычислительной технике и может найти применение в системах регистрации и обработки импульсных сигналов, при построении функциональных генераторов и цифровых анализаторов спектра. The invention relates to information-measuring and computing equipment and can find application in systems for recording and processing pulsed signals, in the construction of functional generators and digital spectrum analyzers.

Известен многоканальный цифровой дискриминатор, содержащий блок счетчиков исследуемой величины, переключатели уровней и блоки сравнения по числу уровней дискриминации, триггеры и блоки совпадения по числу каналов дискриминатора (авт.св. N 591854, МКЛ. G 06 F 7/00, 1975). Это устройство позволяет дискриминировать анализируемую величину по ряду уровней дискриминации, но оно построено путем составления из одноканальных дискриминаторов. Такое решение требует большого объема оборудования. Known multi-channel digital discriminator containing a block of counters of the studied value, level switches and blocks of comparison by the number of discrimination levels, triggers and blocks of coincidence by the number of discriminator channels (ed. St. N 591854, MKL. G 06 F 7/00, 1975). This device allows you to discriminate the analyzed value for a number of levels of discrimination, but it is built by compiling from single-channel discriminators. Such a solution requires a large amount of equipment.

Наиболее близким по технической сущности к предлагаемому является цифровой дискриминатор, содержащий первый счетчик, схему сравнения, n переключателей уровней дискриминации, коммутатор, второй счетчик, дешифратор, элемент задержки и группу триггеров по количеству выходов дешифратора (авт. св. N 1585791, МКЛ. G 06 F 7/00, 1990). The closest in technical essence to the proposed one is a digital discriminator containing a first counter, a comparison circuit, n switches of discrimination levels, a switch, a second counter, a decoder, a delay element and a group of triggers for the number of decoder outputs (ed. St. N 1585791, MKL. G 06 F 7/00, 1990).

В известном устройстве информационный вход дискриминатора соединен с информационным входом первого счетчика, выходы которого подключены к соответствующим входам первой группы входов схемы сравнения, выход которой соединен с входом установки в нулевое состояние первого счетчика и с информационным входом второго счетчика, выходы которого подключены к управляющим входам коммутатора, выходы последнего подключены к соответствующим входам второй группы входов схемы сравнения, а выходы каждого i-го переключателя уровней дискриминации соединены с соответствующими информационными входами i-й группы входов коммутатора, выходы второго счетчика соединены с входами дешифратора, каждый выход которого соединен с входом установки в 1 и информационным входом соответствующего триггера группы, выходы триггеров группы являются выходами цифрового дискриминатора, а синхровходы соединены с выходом элемента задержки, вход которого подключен к выходу схемы сравнения. In the known device, the information input of the discriminator is connected to the information input of the first counter, the outputs of which are connected to the corresponding inputs of the first group of inputs of the comparison circuit, the output of which is connected to the input to the zero state of the first counter and to the information input of the second counter, the outputs of which are connected to the control inputs of the switch , the outputs of the latter are connected to the corresponding inputs of the second group of inputs of the comparison circuit, and the outputs of each ith switch of discrimination levels are are connected with the corresponding information inputs of the ith group of inputs of the switch, the outputs of the second counter are connected to the inputs of the decoder, each output of which is connected to the setup input 1 and the information input of the corresponding group trigger, the outputs of the group triggers are digital discriminator outputs, and the clock inputs are connected to the element output delays, the input of which is connected to the output of the comparison circuit.

Недостатком известного устройства является сложность технической реализации, обусловленная наличием в этом устройстве больших аппаратурных затрат. A disadvantage of the known device is the complexity of the technical implementation, due to the presence in this device of large hardware costs.

При этом решение задачи формирования последовательности сигналов, например, из ряда 2ⁿ, где n=0,1,2. приводит к необходимости использования, в частности возрастающего при увеличении числа уровней дискриминации, количества переключателей уровней.In this case, the solution to the problem of forming a sequence of signals, for example, from row 2 ⁿ , where n = 0,1,2. leads to the need to use, in particular, increasing with increasing number of levels of discrimination, the number of level switches.

Целью изобретения является упрощение устройства. The aim of the invention is to simplify the device.

Изобретение поясняется чертежом. The invention is illustrated in the drawing.

Цифровой дискриминатор содержит информационный вход 1, счетчик 2, схему 3 сравнения, выходной счетчик 4, дешифратор 5, элемент 6 задержки, группу триггеров 7', 7".7ⁿ, выходы 8 и дополнительные выходы 9 цифрового дискриминатора.The digital discriminator comprises an information input 1, counter 2, a comparison circuit 3, an output counter 4, a decoder 5, a delay element 6, a group of triggers 7 ', 7 ".7 ⁿ , outputs 8 and additional outputs 9 of the digital discriminator.

Устройство работает следующим образом. The device operates as follows.

В исходный момент счетчики 2 и 4 обнулены, триггеры 7 также установлены в нулевое состояние. At the initial moment, counters 2 and 4 are reset, triggers 7 are also set to zero.

Нулевое состояние счетчика 4 соответствует подключению ко второй группе сходов сравнения 3 исходной кодовой комбинации, получаемой при этом на выходах дешифратора 5. The zero state of counter 4 corresponds to the connection to the second group of gatherings of comparison 3 of the original code combination, which is obtained at the outputs of the decoder 5.

Рассмотрим случай использования в качестве дешифратора 5 кодирующего устройства, преобразующего двоичный код в унитарный, когда из всех выходов дешифратора активный уровень имеется только на одном, а именно на том, номер которого равен поданному на вход двоичному числу. Consider the case of using an encoder as a decoder 5 that converts a binary code into a unitary one, when there is only one active level from all outputs of the decoder, namely the one whose number is equal to the binary number supplied to the input.

При этом с целью исключения возможности возбуждения в исходный момент выхода триггера 7 должна осуществляться блокировка включения этого триггера до момента начального пуска системы. In this case, in order to exclude the possibility of excitation at the initial moment of the output of the trigger 7, the inclusion of this trigger must be blocked until the initial start-up of the system.

Эта блокировка может быть реализована различными способами, в частности подачей соответствующего сигнала на управляющий вход дешифратора 5 (например, входы W_o, W₁ дешифратора к 155 ИДЗ).This blocking can be implemented in various ways, in particular by applying the corresponding signal to the control input of the decoder 5 (for example, the inputs W _o , W _{1 of the} decoder to 155 DHS).

При пуске системы осуществляется снятие сигнала блокировки, триггер 7 включается и преобразованная исследуемая величина в виде унитарного кода по информационному входу 1 подается на информационный вход счетчика 2. When the system starts, the blocking signal is removed, the trigger 7 is turned on and the converted test quantity in the form of a unitary code is fed to the information input of the counter 2 via the information input 1.

При равенстве кодов на выходах разрядов счетчика 2 и выходах разрядов дешифратора 5, определяемого активным состоянием соответствующего выхода дешифратора 5, на выходе схемы 3 сравнения формируется сигнал равенства, означающий достижение первого уровня дискриминации. Этот сигнал устанавливает счетчик 2 в "0" и изменяет состояние счетчика 4. If the codes are equal at the outputs of the bits of the counter 2 and the outputs of the bits of the decoder 5, which is determined by the active state of the corresponding output of the decoder 5, an equality signal is generated at the output of the comparison circuit 3, which means that the first level of discrimination has been achieved. This signal sets counter 2 to "0" and changes the state of counter 4.

Новое содержимое счетчика 4 соответствует активному состоянию следующего выхода дешифратора 5 (первый выход дешифратора 5 возвращается в нулевое состояние). The new contents of the counter 4 corresponds to the active state of the next output of the decoder 5 (the first output of the decoder 5 returns to zero).

При этом взводится триггер 7", а триггер 7 продолжает сохранять свое включенное состояние. Унитарный код при этом продолжает поступать на вход счетчика 2, а сигнал с выхода схемы 3 сравнения, задержанный с помощью элемента 6 задержки, поступает на С-входы триггеров 7. In this case, the trigger 7 "is cocked, and the trigger 7 continues to maintain its on state. The unitary code continues to be supplied to the input of the counter 2, and the signal from the output of the comparison circuit 3, delayed by the delay element 6, is fed to the C-inputs of the triggers 7.

При этом триггер 7 переводится в нулевое состояние, завершая формирование временного интервала, длительность которого определяется значением кода в соответствии с активным состоянием определенного выхода дешифратора 5. In this case, the trigger 7 is transferred to the zero state, completing the formation of a time interval, the duration of which is determined by the value of the code in accordance with the active state of a certain output of the decoder 5.

К концу преобразования исследуемой величины на выходе счетчика 4, подключенном к выходу устройства 9, формируется код числа уровней дискриминации, которых достигла исследуемая величины. By the end of the conversion of the investigated value at the output of the counter 4 connected to the output of the device 9, a code is generated for the number of discrimination levels that the studied value has reached.

Значение каждого уровня дискриминации определяется кодом, формируемым при переводе в активное состояние соответствующего выхода дешифратора 5. The value of each level of discrimination is determined by the code generated when the corresponding output of the decoder 5 is put into active state.

Таким образом, осуществляется последовательное включение выходов 8 с триггеров 7, при этом время срабатывания каждого триггера определяется соотношением 2ⁿ, где n 0,1,2.Thus, the sequential connection of the outputs 8 from the triggers 7 is carried out, while the response time of each trigger is determined by the ratio 2 ⁿ , where n 0,1,2.

При этом включение очередного выхода не приводит к выключению предшествующего выхода. At the same time, switching on the next output does not turn off the previous output.

Сохранение включенного состояния предшествующей выходной шины продолжается в течение интервала времени, определяемого элементом 6 задержки. Длительность этого интервала выбирается в соответствии с конфигурацией системы и параметрами соответствующих исполнительных устройств. The preservation of the on state of the previous output bus continues for the time interval determined by the delay element 6. The duration of this interval is selected in accordance with the configuration of the system and the parameters of the corresponding actuators.

Вместе с тем, следует отметить, что в случае использования в качестве дешифратора кодирующего устройства, преобразующего входной код в выходной по иному закону, чем описанный выше, устройство обеспечивает возможность реализации широкого спектра преобразователей. At the same time, it should be noted that in the case of using an encoder as a decoder that converts the input code to the output according to a different law than described above, the device provides the possibility of implementing a wide range of converters.

При этом в качестве дешифратора 5 может использоваться, например, программирующая логическая матрица (ПЛМ). Moreover, as a decoder 5 can be used, for example, a programming logic matrix (PLM).

Устройство может также применяться в системах обработки сигналов, изменяющих в широком динамическом диапазоне, например, в системах амплитудной компрессии калориметрических сигналов при импульсных тепловыделениях. The device can also be used in signal processing systems that change over a wide dynamic range, for example, in systems of amplitude compression of calorimetric signals during pulsed heat generation.

Claims

A digital discriminator comprising a first counter, a comparison circuit, a second counter, a decoder, a delay element and a group of triggers by the number of decoder outputs, while the discriminator information input is connected to the information input of the first counter, the outputs of which are connected to the corresponding inputs of the first group of inputs of the comparison circuit, output which is connected to the input of the installation in the zero state of the first counter and to the information input of the second counter, the outputs of which are connected to the inputs of the decoder, each output to is connected to the unit input and the information input of the corresponding group trigger, the outputs of the triggers are the outputs of the digital discriminator, and the clock inputs are connected to the output of the delay element, the input of which is connected to the output of the comparison circuit, characterized in that the outputs of the decoder are connected to the corresponding inputs of the second group of inputs comparison schemes.