RU2027245C1

RU2027245C1 - Frequency or phase relay

Info

Publication number: RU2027245C1
Authority: RU
Inventors: Илья Николаевич Южаков
Original assignee: Илья Николаевич Южаков
Priority date: 1992-03-16
Filing date: 1992-03-16
Publication date: 1995-01-20

Abstract

FIELD: power engineering. SUBSTANCE: frequency or phase has two square-shape pulse formers, pulse distributor, master oscillator, analog-to-digital converter counter, register of analog-to-digital converter, permanent memory, digital comparator, D flip-flop, address counter of permanent memory, setting digit counter, setting register of permanent memory, blocking trigger, operation and return setting triggers operation and return pulse counters, output trigger, trigger, condition register. EFFECT: improved precision of measurement of phase of frequency. 2 cl, 1 dwg

Description

Изобретение относится к автоматике. При подключении одного сигнала оно может быть использовано как реле частоты, при подключении двух сигналов одинаковой частоты - как реле разности фаз в устройствах автоматики, защиты и блокировок. The invention relates to automation. When one signal is connected, it can be used as a frequency relay, when two signals of the same frequency are connected, as a phase difference relay in automation, protection and blocking devices.

Известны цифровые реле частоты, в которых измерение частоты заменено измерением периода [1]. Они обладают высокой точностью и надежностью, однако имеют большие габариты и высокую стоимость. Задание уставок срабатывания и возврата, производимое с помощью переключателей или перепайкой диодов, не позволяет использовать большие интегральные схемы (БИС). Проверка исправности требует много времени. Digital frequency relays are known in which the frequency measurement is replaced by a period measurement [1]. They have high accuracy and reliability, but have large dimensions and high cost. Setting the operation and return settings using switches or by soldering diodes does not allow the use of large integrated circuits (LSI). Health checks are time consuming.

Наиболее близким к изобретению по технической сущности является реле частоты [2], содержащее формирователь прямоугольных импульсов, распределитель импульсов, задающий генератор, счетчик аналого-цифрового преобразователя (АЦП), первые конъюнкторы уставок срабатывания и возврата, триггеры уставок срабатывания и возврата, вторые конъюнкторы уставок срабатывания и возврата, дизъюнкторы уставок срабатывания и возврата, счетчики импульсов срабатывания и возврата, дизъюнктор выходного триггера ступени и выходной триггер ступени. В этом реле частоты выбор уставок производится с помощью декадных переключателей, при использовании БИС требуется большое количество выводов. Разработка специализированных БИС и технической оснастки для изготовления имеют высокую стоимость и могут быть оправданы при изготовлении больших серий. Closest to the invention, in technical essence, it is a frequency relay [2], which contains a rectangular pulse shaper, a pulse distributor, a master oscillator, an analog-to-digital converter (ADC) counter, the first response and return settings conjunctors, the response and return settings triggers, the second settings conjunctions triggering and returning, disjunctors of the settings for triggering and returning, pulse counters of triggering and returning, disjunctor of the output stage trigger and the output trigger of the stage. In this frequency relay, the settings are selected using the decade switches; when using the LSI, a large number of outputs are required. The development of specialized LSIs and technical equipment for manufacturing are of high cost and can be justified in the manufacture of large batches.

Целью изобретения является получение возможности изготовления реле частоты с использованием специализированных БИС, упрощение проверки его исправности и расширение его функциональных возможностей для увеличения тиража БИС. The aim of the invention is to obtain the possibility of manufacturing a frequency relay using specialized LSIs, simplifying the verification of its serviceability and expanding its functionality to increase the circulation of LSIs.

Цель достигается тем, что в реле частоты или фазы содержащее первый формирователь прямоугольных импульсов, вход которого подключен к источнику сигнала контролируемой частоты, распределитель импульсов, задающий генератор, конъюнктор счетчика АЦП, счетчик АЦП, первый конъюнктор уставки срабатывания, первый конъюнктор уставки возврата, триггер уставки срабатывания, триггер уставки возврата, второй конъюнктор уставки срабатывания, второй конъюнктор уставки возврата, дизъюнктор уставки срабатывания, дизъюнктор уставки возврата, счетчик импульсов срабатывания, счетчик импульсов возврата, дизъюнктор выходного триггера ступени, выходной триггер ступени, блок контроля питания, причем выход первого формирователя прямоугольных импульсов подключен к первому входу распределителя импульсов, второй вход которого подключен к инверсному выходу задающего генератора, третий вход - к прямому выходу задающего генератора, третий вход - к прямому выходу задающего генератора, первый выход распределителя импульсов соединен с первым входом второго конъюнктора уставки срабатывания и с первым входом второго конъюнктора уставки возврата, второй выход - с входами "Установка 0" счетчика АЦП, триггера уставки срабатывания и триггера уставки возврата, выход первого конъюнктора уставки срабатывания подключен к входу "Установка 1" триггера уставки срабатывания, выход первого конъюнктора уставки возврата соединен с входом "Установка 1" триггера уставки возврата, прямой выход триггера уставки срабатывания подключен к второму входу второго конъюнктора уставки срабатывания, третий вход которого подключен к прямому выходу триггера уставки возврата, инверсные выходы триггеров уставок срабатывания и возврата соединены соответственно с вторым и третьим входами второго конъюнктора уставки возврата, выход второго конъюнктора уставки срабатывания соединен со счетным входом счетчика импульсов срабатывания, выход второго конъюнктора уставки возврата соединен со счетным входом счетчика импульсов возврата, входы дизъюнктора уставки срабатывания соединены с выходом блока контроля питания и с выходом второго конъюнктора уставки возврата, его выход соединен с входом "Установка 0" счетчика импульсов срабатывания, входы дизъюнктора уставки возврата соединены с выходом второго конъюнктора уставки срабатывания и с выходом блока контроля питания, его выход соединен с входом "Установка 0" счетчика импульсов возврата, вход "Установка 1" выходного триггера ступени соединен с выходом счетчика импульсов срабатывания, вход "Установка 0" выходного триггера ступени соединен с выходом дизъюнктора выходного триггера ступени, один вход которого соединен с выходом счетчика импульсов возврата, а другой - с выходом блока контроля питания, выход выходного триггера ступени подключен к выводу, предназначенному для подключения исполнительного органа, выход конъюнктора счетчика АЦП соединен со счетным входом счетчика АЦП, его входы соединены с прямым выходом задающего генератора и с инверсным выходом счетчика АЦП, введены регистр АЦП с выводом последовательного кода, предназначенного для передачи измеренного значения длительности периода во внешние цепи, постоянное запоминающее устройство (ПЗУ), счетчик адресов ПЗУ, конъюнктор регистра уставок, цифровой компаратор с входами А и В, дизъюнктор счетчика разрядов уставки, дизъюнктор регистра уставок, счетчик уставок счетчик разрядов уставки, конъюнктор триггера блокировки, дизъюнктор триггера блокировки, триггер блокировки, регистр состояния триггеров, конъюнктор регистра АЦП, причем параллельные выходы счетчика АЦП соединены с параллельными входами регистра АЦП, параллельные выходы которого соединены с параллельными входами А цифрового компаратора, вход записи параллельного кода регистра АЦП соединен с первым выходом распределителя импульсов, инверсный выход счетчика АЦП соединен с выводом, предназначенным для контроля входного сигнала контролируемой частоты, к входам В цифрового компаратора подключены выходы параллельного кода регистра уставок, первый вход которого соединен с выходом ПЗУ, его стробирующий вход соединен с выходом конъюнктора регистра уставок, его вход "Установка 0" соединен с выходом дизъюнктора регистра уставок, первый вход конъюнктора регистра уставок соединен с выходом дизъюнктора счетчика разрядов уставки, его второй вход соединен с инверсным выходом триггера блокировки, параллельные входы адресов ПЗУ подключены к выходам счетчика адресов ПЗУ, счетный вход счетчика адресов ПЗУ подключен к выходу конъюнктора регистра уставок, его вход "Установка 0" подключен к второму выходу распределителя импульсов, первый вход дизъюнктора регистра уставок подключен к второму выходу распределителя импульсов, его второй вход подключен к второму выходу счетчика разрядов уставки, стробирующие входы регистра АЦП и регистра состояния триггеров подключены к выходу конъюнктора регистра АЦП, первый вход которого подключен к четвертому выходу счетчика уставок, его второй вход подключен к выходу конъюнктора регистра уставок, первый вход дизъюнктора счетчика разрядов уставки подключен к прямому выходу задающего генератора, его второй вход подключен к третьему выходу счетчика уставок, счетный вход которого подключен к второму выходу счетчика разрядов уставок, вход "Установка 0" счетчика уставок подключен к второму выходу распределителя импульсов, счетный вход счетчика разрядов уставки подключен к выходу дизъюнктора счетчика разрядов уставки, его вход "Установка 0" подключен к выходу дизъюнктора триггера блокировки, первый выход счетчика разрядов уставки подключен к первому входу конъюнктора триггера блокировки, второй вход которого подключен к инверсному выходу задающего генератора, его выход подключен к входу "Установка 1" триггера блокировки, вход "Установка 0" которого подключено к выходу дизъюнктора триггера блокировки, первый вход которого подключен к второму выходу счетчика разрядов уставки, его второй вход подключен к второму выходу распределителя импульсов, инверсный выход цифрового компаратора подключен к первому входу первого конъюнктора уставки срабатывания и к первому входу первого конъюнктора уставки возврата, второй вход первого конъюнктора уставки срабатывания подключен к первому выходу счетчика уставок, второй вход первого конъюнктора уставки возврата подключен к второму выходу счетчика уставок, второй выход счетчика разряда уставки подключено к четвертому входу регистра состояния триггеров, к первому, второму и третьему входам параллельного кода которого подключены соответственно прямые выходы триггеров уставок срабатывания, триггеров уставок возврата и выходных триггеров ступеней, его выход предназначен для подключения к устройствам контроля состояния триггеров уставок и выходных триггеров ступеней. The goal is achieved by the fact that in the frequency or phase relay containing the first driver of the rectangular pulses, the input of which is connected to the signal source of the controlled frequency, the pulse distributor, the master oscillator, the ADC counter conjunctor, the ADC counter, the first response setpoint conjunctor, the first return setpoint conjunctor, the setpoint trigger trigger, reset setpoint trigger, second setpoint trigger conjunctor, second return setpoint conjunctor, trigger setpoint disjunctor, return setpoint disjunctor, counter response pulses, return pulse counter, stage trigger output disjunctor, stage output trigger, power control unit, the output of the first square-wave driver is connected to the first input of the pulse distributor, the second input of which is connected to the inverse output of the master oscillator, the third input is to the direct output of the master generator, the third input is to the direct output of the master oscillator, the first output of the pulse distributor is connected to the first input of the second conjunction of the operation setpoint and with the first input of the second conjunction of the return setpoint, the second output with inputs “Setting 0” of the ADC counter, the trigger of the setpoint trigger and the trigger of the setpoint of return, the output of the first conjuncture of the setpoint trigger is connected to the input “Setting 1” of the trigger of the setpoint of response, the output of the first conjunctor of the resetpoint is connected to input "Setting 1" of the trigger of the reset setpoint, the direct output of the trigger of the setpoint trigger is connected to the second input of the second conjunction of the setpoint trigger, the third input of which is connected to the direct output of the trigger return settings, inverted outputs of the triggers of the response and return settings are connected respectively to the second and third inputs of the second return setpoint conjunctor, the output of the second response setpoint conjunct is connected to the counting input of the operation pulse counter, the output of the second return setpoint conjunct is connected to the counting input of the return pulse counter, disjunctor inputs the operation settings are connected to the output of the power control unit and to the output of the second conjunctor of the return settings, its output is connected to the input "U setting 0 "counter of the operation pulses, the inputs of the return setpoint disjunctor are connected to the output of the second conjunctor of the setpoint of operation and to the output of the power control unit, its output is connected to the input" Setting 0 "of the counter of return pulses, the input" Setting 1 "of the output trigger of the stage is connected to the output of the counter operation pulses, the input "Setting 0" of the output trigger of the stage is connected to the output of the disjunctor of the output trigger of the stage, one input of which is connected to the output of the counter of return pulses, and the other to the output of the unit power control, the output of the output trigger of the stage is connected to the output intended for connecting the executive body, the output of the ADC counter conjunctor is connected to the counting input of the ADC counter, its inputs are connected to the direct output of the master oscillator and to the inverse output of the ADC counter, an ADC register with serial code output is entered designed to transmit the measured value of the period duration to external circuits, read-only memory (ROM), ROM address counter, setpoint register conjunctor, digital to mparator with inputs A and B, discharger of the counter of set bits, disjunctor of the settings register, counter of counts, counter of the bits of the lock, conjunctor of the lock trigger, lock of the trigger, lock trigger, status register of the triggers, connector of the ADC register, and parallel outputs of the counter outputs the ADC register, the parallel outputs of which are connected to the parallel inputs A of the digital comparator, the recording input of the parallel code of the ADC register is connected to the first output of the importer of pulses, the inverse output of the ADC counter is connected to the output intended for controlling the input signal of the monitored frequency, to the inputs of the digital comparator the outputs of the parallel setting register code are connected, the first input of which is connected to the ROM output, its gate input is connected to the output of the settings register conjunct, its input "Setting 0" is connected to the output of the setpoint register disjunctor, the first input of the setpoint register conjunctor is connected to the output of the setpoint counter disjunctor, its second input is connected to the inverse by the lock trigger, the parallel inputs of the ROM addresses are connected to the outputs of the ROM address counter, the counting input of the ROM address counter is connected to the output of the settings register conjunctur, its input “Setting 0” is connected to the second output of the pulse distributor, the first input of the settings register disjunctor is connected to the second output of the distributor pulses, its second input is connected to the second output of the setpoint digit counter, the gate inputs of the ADC register and the trigger status register are connected to the output of the ADC register conjunctor, the first whose input is connected to the fourth output of the setpoint counter, its second input is connected to the output of the setpoint register conjunctor, the first input of the setpoint counter disjunctor is connected to the direct output of the master oscillator, its second input is connected to the third output of the setpoint counter, the counting input of which is connected to the second output of the counter bits of settings, the input "Setting 0" of the counter of settings is connected to the second output of the pulse distributor, the counting input of the counter of bits of the setting is connected to the output of the disjunctor of the counter to the settings, its input “Set 0” is connected to the output of the lock trigger disjunctor, the first output of the set bit counter is connected to the first input of the lock trigger conjunct, the second input of which is connected to the inverse output of the master oscillator, its output is connected to the input “Set 1” of the lock trigger , the input "Setting 0" which is connected to the output of the lock trigger disjunctor, the first input of which is connected to the second output of the set point counter, its second input is connected to the second output of the pulse distributor , the inverse output of the digital comparator is connected to the first input of the first response setpoint conjunctor and to the first input of the first return setpoint conjunctor, the second input of the first response setpoint conjunctor is connected to the first output of the setpoint counter, the second input of the first return setpoint conjunctor is connected to the second output of the setpoint counter, second output the setpoint discharge counter is connected to the fourth input of the trigger status register, to the first, second and third inputs of the parallel code which are connected respectively Actually direct outputs of triggers of the settings of the operation, triggers of the settings of the return and output triggers of the steps, its output is intended for connection to devices for monitoring the status of triggers of the settings and output triggers of the steps.

С целью расширения функциональных возможностей, для использования реле частоты в качестве датчика фазы, в него введены второй формирователь прямоугольных импульсов, D-триггер, при этом информационный вход D-триггера подключен к источнику напряжения логической "1", его стробирующий вход подключен к выходу второго формирователя прямоугольных импульсов, вход которого подключен к источнику второго сигнала, инверсный выход D-триггера подключен к третьему входу конъюнктора счетчика АЦП и к выводу, предназначенному для выдачи аналогового значения фазы во внешние цепи, вход "Установка 0" D-триггера подключен к второму выходу первого распределителя импульсов. In order to expand the functionality, to use the frequency relay as a phase sensor, a second square-wave driver, D-trigger, is introduced into it, while the information input of the D-trigger is connected to a voltage source of logical "1", its gate input is connected to the output of the second of a square-wave pulse generator, the input of which is connected to the source of the second signal, the inverse output of the D-trigger is connected to the third input of the ADC counter conjunctor and to the output intended for issuing an analog value Nia phase to external circuits, input "Set 0" D-flip-flop is connected to the second output of the first pulse distributor.

На чертеже представлена блок-схема реле частоты или фазы. The drawing shows a block diagram of a frequency or phase relay.

Реле частоты или фазы содержит первый формирователь 1 прямоугольных импульсов, на вход которого подают сигнал контролируемой частоты, распределитель 2 импульсов, задающий генератор 3, конъюнктор 4 АЦП, счетчик 5 АЦП, инверсный выход которого соединен с выводом 39, предназначенный для контроля входного сигнала, первый конъюнктор 6 уставки срабатывания, первый конъюнктор 7 уставки возврата, триггер 8 уставки срабатывания, триггер 9 уставки возврата, второй конъюнктор 10 уставки срабатывания, второй конъюнктор 11 уставки возврата, дизъюнктор 12 уставки срабатывания, дизъюнктор 13 уставки возврата, счетчик 14 импульсов срабатывания, счетчик 15 импульсов возврата, дизъюнктор 16 выходного триггера 17 ступени, с выводом 36 блок 18 контроля питания, регистр 19 АЦП с выводом 27 последовательного кода, предназначенного для передачи измеренного значения длительности периода во внешние цепи, счетчик 20 адресов ПЗУ 21, конъюнктор 22 регистра 23 уставок, цифровой компаратор 24 с входами А и В, дизъюнктор 25 счетчика разрядов уставки, дизъюнктор 26 регистра уставок, счетчик 27 уставок, счетчик 28 разрядов уставки, конъюнктор 29 триггера блокировки, дизъюнктор 30 триггера блокировки, триггер 31 блокировки, регистр 32 состояния триггеров, второй формирователь 35 прямоугольных импульсов, на вход которого подают сигнал контролируемой фазы, конъюнктор 34 регистра АЦП, D-триггер 35. The frequency or phase relay contains a first square-wave pulse generator 1, to the input of which a signal of a controlled frequency is supplied, a pulse distributor 2, a driving generator 3, an ADC conjunctor 4, an ADC counter 5, whose inverse output is connected to terminal 39, which is used to control the input signal, the first conjunctor 6 response setpoints, first conjunctor 7 return settings, trigger 8 response settings, trigger 9 return settings, second conjunctor 10 response settings, second conjunct 11 return settings, disjunctor 12 ust tripping triggers, disjunctor 13 reset settings, counter 14 pulses of operation, counter 15 pulses of return, disjunctor 16 of the output trigger 17 of the stage, output 36 of the power control unit 18, register 19 of the ADC with output 27 of a serial code designed to transmit the measured value of the period external circuits, counter 20 addresses of ROM 21, conjunctor 22 of the register 23 settings, digital comparator 24 with inputs A and B, disjunctor 25 counts of bits of the setting, disjunctor 26 registers of the settings, counter 27 settings, counter 28 bits of the settings , lock trigger conjunctor 29, lock trigger disjunctor 30, lock trigger 31, trigger status register 32, a second square pulse generator 35, the input of which supplies a signal of the controlled phase, ADC register conjunctor 34, D-trigger 35.

На чертеже показана одна ступень реле повышения частоты, для увеличения числа ступеней необходимо добавить комплект из двенадцати элементов 6-17 на каждую ступень. Для получения реле понижения частоты необходимо поменять местами выход счетчика 14 импульсов срабатывания и выход счетчика 15 импульсов возврата. The drawing shows one step of the up-relay, to increase the number of steps it is necessary to add a set of twelve elements 6-17 to each step. To obtain a frequency lowering relay, it is necessary to interchange the output of the counter 14 pulses of operation and the output of the counter 15 pulses of return.

Предлагаемое реле частоты или фазы работает следующим образом. The proposed frequency or phase relay operates as follows.

При работе в режиме реле частоты контролируемый сигнал подключается на вход первого формирователя 1 прямоугольных импульсов 1 и вход второго формирователя 33 прямоугольных импульсов. При подаче напряжения питания блок 18 контроля питания формирует импульс логической "1" длительностью 2-3 с, который поступает на входы установки нуля счетчика 14 импульсов срабатывания, счетчика 15 импульсов возврата и выходного триггера 17 ступени через дизъюнктор 16 выходного триггера ступени. Вся остальная часть схемы за это время входит в рабочий режим. Возбуждается задающий генератор 3. Первый формирователь 1 прямоугольных импульсов преобразует синусоидальный входной сигнал в прямоугольные импульсы той же частоты и скважности. Распределитель 2 импульсов в начале положительного полупериода входного сигнала, во время пауз на входе счетчика 5 АЦП, выдает два последовательных импульса, длительность которых равна паузе между импульсами задающего генератора. Первый импульс приходит на вход команды записи параллельного кода регистра 19 АЦП, на первый вход второго конъюнктора 10 уставки срабатывания и на первый вход второго конъюнктора 11 уставки возврата, при этом параллельный код счетчика 5 АЦП записывается в регистр 19 АЦП, информация триггера 8 уставки срабатывания и триггера 9 уставки возврата переносится в счетчик 14 импульсов срабатывания и в счетчик 15 импульсов возврата. Причем, если сработали оба триггера, то счетчик 14 импульсов срабатывания получает единицу на счетный вход, а счетчик 15 импульсов возврата устанавливается в нулевое состояние через дизъюнктор 13 уставки возврата. Если оба триггера не сработали, то содержимое счетчика 15 импульсов возврата увеличивается на единицу, а счетчик 14 импульсов срабатывания устанавливается в нулевое состояние через дизъюнктор 12 уставки срабатывания. Если сработал только один триггер 9 уставки возврата или триггер 8 уставки срабатывания, то состояние счетчика 14 импульсов срабатывания и счетчика 15 импульсов возврата не меняется. Выходной триггер 17 ступени срабатывает, когда в счетчик 14 импульсов срабатывания поступают три импульса и на выводе 36, предназначенным для подключения исполнительного органа, появляется единица, он возвращается в нулевое состояние, когда в счетчик 15 импульсов возврата поступают три импульса и единица с его выхода поступает на вход установки нуля выходного триггера 17 ступени через дизъюнктор 16 выходного триггера ступени. Входы установки нуля счетчика 14 импульсов срабатывания и счетчика 15 импульсов возврата имеют приоритет над другими сигналами, поэтому пока будет единичный сигнал с выхода блока 18 контроля питания эти счетчики и выходной триггер 17 ступени будут в нулевом состоянии. When operating in frequency relay mode, the monitored signal is connected to the input of the first driver 1 of the rectangular pulses 1 and the input of the second driver 33 of the rectangular pulses. When the supply voltage is applied, the power control unit 18 generates a logical “1” pulse with a duration of 2-3 s, which is supplied to the zero-setting inputs of the counter of operation pulses 14, the counter 15 of return pulses and the output trigger 17 of the stage through the disjunctor 16 of the output trigger of the stage. The rest of the circuit during this time enters the operating mode. The master oscillator 3 is excited. The first square-wave generator 1 converts a sinusoidal input signal into square-wave pulses of the same frequency and duty cycle. The distributor of 2 pulses at the beginning of the positive half-cycle of the input signal, during pauses at the input of the counter 5 of the ADC, produces two consecutive pulses, the duration of which is equal to the pause between the pulses of the master oscillator. The first pulse comes to the input of the write command of the parallel code of the register 19 of the ADC, to the first input of the second conjunctor 10 of the operation setpoint and to the first input of the second conjunctor 11 of the return setpoint, while the parallel code of the counter 5 of the ADC is recorded in register 19 of the ADC, the information of trigger 8 of the operation setpoint and trigger 9 settings return is transferred to the counter 14 pulses of operation and the counter 15 pulses of return. Moreover, if both triggers worked, then the counter 14 of the operation pulses receives a unit at the counter input, and the counter 15 of the return pulses is set to zero through the disjunctor 13 of the return setting. If both triggers did not work, then the contents of the counter 15 pulses of return is increased by one, and the counter 14 pulses of operation is set to zero through the disjunctor 12 settings of the operation. If only one trigger 9 of the return setpoint has triggered or trigger 8 of the setpoint of operation, then the state of the counter 14 of the operation pulses and the counter 15 of the return pulses does not change. The output trigger 17 of the stage fires when three pulses arrive at the counter 14 of the operation pulses and one appears on the output 36 for connecting the actuator, it returns to zero when three pulses enter the counter 15 of the return pulses and the unit enters from its output to the input of setting the zero of the output trigger 17 of the stage through the disjunctor 16 of the output trigger of the stage. The inputs for setting the zero of the counter 14 of the operation pulses and the counter 15 of the return pulses take priority over other signals, so as long as there is a single signal from the output of the power control unit 18, these counters and the output trigger 17 of the stage will be in the zero state.

Второй импульс распределителя 2 импульсов устанавливает в нулевое состояние счетчик 5 АЦП, триггер 8 уставки срабатывания, триггер 9 уставки возврата, счетчик 20 адресов ПЗУ, регистр 23 уставок через дизъюнктор 26 регистра уставок, счетчик 27 уставок, через дизъюнктор 30 устанавливаются в нулевое состояние счетчик 28 разрядов уставки и триггер 31 блокировки. Вся схема приходит в исходное нулевое состояние, кроме выходного триггера 17 ступени, счетчика 14 импульсов срабатывания и счетчика 15 импульсов возврата. Установленный в нулевое состояние счетчик 27 уставок снимает единицу с второго входа дизъюнктора 25 счетчика разрядов уставки, и импульсы задающего генератора 3 поступают в счетчик 28 разрядов уставки, а через конъюнктор 22 на стробирующий вход регистра 23 уставок и на счетный вход счетчика 20 адресов ПЗУ, согласно его параллельному коду, поступающему на входы выбора адресов ПЗУ 21, из ПЗУ 21 передается последовательный код первой уставки в регистр 23 уставок. На входах слова А цифрового компаратора 24 имеется полный код измеренного значения предыдущего периода, на его входы слова В поступает код первой уставки из регистра 23 уставок. Если код уставки больше или равен коду слова А, то на инверсном выходе цифрового компаратора 24 появляется единица, которая поступает на первый вход первого конъюнктора 6 уставки срабатывания, на второй вход которого поступает единица с первого выхода счетчика 27 уставок, так как он находится в нулевом состоянии единица с выхода первого конъюнктора 6 уставки срабатывания поступает на вход установки единицы триггера 8 уставки срабатывания и он срабатывает, если слово А остается больше слова В, то триггер 8 уставки срабатывания не срабатывает. The second pulse of the 2-pulse distributor sets counter 5 to the ADC to zero, trigger 8 of the setpoint trigger, trigger 9 of the setpoint reset, counter 20 of ROM addresses, register 23 of the settings through the disjunctor 26 of the settings register, counter 27 of the settings, through the disjunctor 30 the counter 28 is set to zero bits of the setpoint and trigger 31 lock. The whole circuit returns to its initial zero state, except for the output trigger 17 of the stage, counter 14 pulses of operation and counter 15 pulses of return. The counter 27 of the settings is set to zero and removes the unit from the second input of the disjunctor 25 of the counter of the bits of the setpoint, and the pulses of the master oscillator 3 enter the counter 28 of the bits of the setpoint, and through the connector 22 to the gate input of the register 23 of the settings and to the counting input of the counter 20 of the ROM addresses, according to its parallel code received at the inputs of the address selection ROM 21, from the ROM 21 is transmitted a serial code of the first setting in the register 23 settings. At the inputs of the word A of the digital comparator 24 there is a complete code of the measured value of the previous period, the code of the first setpoint from the register 23 of the settings is supplied to its inputs of the word B. If the setpoint code is greater than or equal to the word code A, then a unit appears on the inverted output of the digital comparator 24, which is fed to the first input of the first conjunction 6 of the operation setpoint, the second input of which receives the unit from the first output of the settings counter 27, since it is at zero In the state, the unit from the output of the first conjunction 6 of the operation setpoint is sent to the installation unit of the trigger 8 of the operation setpoint and it works, if word A remains more than word B, then the trigger 8 of the operation setpoint does not work.

Когда в регистр 23 уставок поступает полный код первой уставки, на первом выходе счетчика 28 разрядов уставки появляется единица, которая поступает на один вход конъюнктора 29 триггера блокировки. На второй вход последнего поступает единица с инверсного выхода задающего генератора 3. Во время паузы между импульсами на счетном входе счетчика 20 адресов ПЗУ и на стробирующем входе регистра 23 уставок срабатывает триггер 31 блокировки и снимает единицу с одного входа конъюнктора 22 регистра уставок и импульсы задающего генератора 3 не поступают в счетчик 20 адресов ПЗУ и на стробирущюий вход регистра 23 уставок, пока триггер 31 блокировки не вернется в нулевое состояние. В счетчик 28 разрядов уставки импульсы задающего генератора поступают, и на его втором выходе появляется единица, которая устанавливает в нулевое состояние регистр 23 уставок. За это время триггер 8 уставки срабатывания срабатывает, если полный код уставки срабатывания больше кода измеренного значения периода. Единица с второго выхода счетчика 23 разрядов уставки поступает на счетный вход счетчика 27 уставок и единица появляется на его втором выходе, которая поступает на второй вход первого конъюнктора 7 уставки возврата. Первый вход конъюнктора 7 подключен к выходу цифрового компаратора 24, на котором имеется логический "0", так как регистр 23 уставок находится в нулевом состоянии и А больше В=0. В регистр 32 состояния триггеров записан параллельный код состояния триггера уставки срабатывания, триггера 7 уставки возврата и выходного триггера 17 ступени. Этот код обновляется после сравнения каждой уставки, но нужен только код после сравнения последней уставки. Через дизъюнктор 30 триггера блокировки единица с второго выхода счетчика 28 разрядов уставки и триггера 31 блокировки, который подает единицу на вход конъюнктора 22 регистра уставок, и код второй уставки передается из ПЗУ 21 в регистр 23 уставок. Так происходит сравнение всех уставок. When the complete code of the first setpoint enters the register 23 of the settings, a unit appears on the first output of the counter 28 bits of the setpoint, which is fed to one input of the lock trigger conjunctor 29. The second input of the latter receives a unit from the inverse output of the master oscillator 3. During a pause between pulses at the counting input of the counter 20 of ROM addresses and at the gate input of the register 23 of settings, the trigger 31 locks and removes a unit from one input of the conjunctor 22 of the settings register and pulses of the master generator 3 do not enter the counter 20 addresses of the ROM and the gate input of the register 23 settings until the trigger 31 lock does not return to the zero state. In the counter 28 bits of the settings, the pulses of the master oscillator are received, and a unit appears at its second output, which sets the register 23 of the settings to zero. During this time, the trigger 8 of the setpoint trigger is activated if the full code of the setpoint trigger is greater than the code of the measured value of the period. The unit from the second output of the counter 23 bits of the setpoint goes to the counting input of the counter 27 settings and the unit appears on its second output, which goes to the second input of the first conjunctor 7 settings return. The first input of the conjunctor 7 is connected to the output of the digital comparator 24, which has a logical "0", since the register 23 of the settings is in the zero state and A is greater than B = 0. In the register 32 of the state of the triggers recorded parallel status code of the trigger settings of the trigger, trigger 7 of the reset settings and the output trigger 17 stages. This code is updated after comparing each setting, but only a code is needed after comparing the last setting. Through the lock trigger trigger disjunctor 30, the unit from the second output of the counter of 28 bits of the setpoint and the lock trigger 31, which supplies the unit to the input of the conjunctor 22 of the settings register, and the code of the second setting is transferred from the ROM 21 to the settings register 23. This compares all the settings.

После сравнения всех уставок появляется единица на предпоследнем выходе счетчика 27 уставок, которая поступает на один вход конъюнктора 34 регистра АЦП, на второй вход которого поступают импульсы задающего генератора через дизъюнктор 25 счетчика разрядов уставки и конъюнктор 22 регистра уставок. Эти импульсы поступают с выхода конъюнктора 34 регистра АЦП на стробирующие входы регистра 19 АЦП и регистра 32 состояния триггеров. Последовательный код измеренного значения периода из регистра 19 АЦП через вывод 37, предназначенный для передачи этого кода во внешние цепи, передается во внешние цепи. Последовательный код состояния триггеров из регистра 32 состояния триггеров через вывод 38, предназначенный для подключения к устройствам контроля состояния триггеров уставок и выходных триггеров ступеней, передается в эти устройства. После передачи этих кодов счетчик 28 разрядов уставки заполняется и устанавливается в нулевое состояние. В счетчик 27 уставок поступает еще один импульс, появляется единица на его последнем выходе, которая поступает на вход дизъюнктора 25 счетчика разрядов уставки, импульсы задающего генератора через него не проходят и схема сравнения уставок останавливается до тех пор, пока счетчик 27 уставок не будет установлено в нулевое состояние в начале следующего периода импульсом с выхода распределителя 2 импульсов. После этого цикл сравнения уставок повторяется, и так каждый период. After comparing all the settings, a unit appears on the penultimate output of the counter 27 of the settings, which is fed to one input of the ADC register connector 34, to the second input of which pulses of the master oscillator are supplied through the disjunctor 25 of the set digit bits and the settings register connector 22. These pulses come from the output of the ADC register conjunctor 34 to the gate inputs of the ADC register 19 and the trigger status register 32. The serial code of the measured value of the period from the register 19 of the ADC through the output 37, intended for transmission of this code to external circuits, is transmitted to external circuits. The serial trigger status code from the trigger status register 32 through the output 38, intended for connection to the status control devices of the set point triggers and output stage triggers, is transmitted to these devices. After the transmission of these codes, the counter 28 bits of the setpoint is filled and set to zero. One more pulse arrives at the counter 27 of the settings, a unit appears on its last output, which is fed to the input of the disjunctor 25 of the counter of the bits of the set point, the pulses of the master oscillator do not pass through it and the circuit for comparing the settings stops until the counter 27 of the settings is set to zero state at the beginning of the next period by a pulse from the output of the distributor of 2 pulses. After this, the setpoint comparison cycle is repeated, and so on every period.

При работе в режиме реле фазы второй сигнал подключается к входу второго формирователя 33 прямоугольных импульсов. Работа реле фазы от работы реле частоты отличается только тем, что импульсы задающего генератора 3 поступают на счетный вход счетчика 5 АЦП не весь период контролируемой частоты, а только в течение времени отставания второго сигнала от первого. When operating in phase relay mode, the second signal is connected to the input of the second rectangular pulse shaper 33. The operation of the phase relay from the operation of the frequency relay differs only in that the pulses of the master oscillator 3 arrive at the counting input of the counter 5 of the ADC, not the entire period of the monitored frequency, but only during the time lag of the second signal from the first.

В начале положительного полупериода первого сигнала распределитель 2 импульсов формирует два импульса. По команде первого импульса параллельный код счетчика 5 АЦП записывается в регистр 19 АЦП, информация триггера 8 уставки срабатывания и триггера 9 уставки возврата передается в счетчик 14 импульсов срабатывания и в счетчик 15 импульсов возврата. Схема сравнения уставок приведена в исходное состояние вторым импульсом, т.е. установлены в нулевое состояние, счетчик 5 АЦП, триггер 8 уставки срабатывания, триггер 9 уставки возврата, счетчик 20 адресов ПЗУ, регистр 23 уставок, счетчик 27 уставок, счетчик 28 разрядов уставки, триггер 31 блокировки и D-триггер 35, стробирующий вход которого подключен к выходу второго формирователя 33 прямоугольных импульсов, на который в схеме реле частоты импульсы не поступают, D-триггер 35 не меняет своего состояния и импульсы задающего генератора 3 поступают на вход счетчика 5 АЦП через конъюнктор 4 счетчика АЦП в течение всего периода контролируемой частоты. At the beginning of the positive half-cycle of the first signal, the pulse distributor 2 generates two pulses. At the command of the first pulse, the parallel code of the ADC counter 5 is recorded in the ADC register 19, the information of the trigger 8 of the operation setpoint and the trigger 9 of the return setpoint is transmitted to the counter 14 of the operation pulses and to the counter 15 of the return pulses. The scheme for comparing the settings is initialized by the second pulse, i.e. set to zero, counter 5 of the ADC, trigger 8 of the operation settings, trigger 9 of the reset settings, counter 20 of ROM addresses, register 23 of settings, counter 27 of settings, counter 28 bits of the settings, trigger 31 of the lockout and D-trigger 35, whose gate input is connected to the output of the second rectangular pulse shaper 33, to which no pulses are received in the frequency relay circuit, the D-trigger 35 does not change its state and the pulses of the master oscillator 3 are fed to the input of the ADC counter 5 through the ADC counter connector 4 during the entire monitoring period adjustable frequency.

В схеме реле фазы на вход второго формирователя прямоугольных импульсов подключен второй сигнал. Единица на входе установки нуля D-триггера имеет приоритет, поэтому он установлен в нулевое состояние импульсом с выхода распределителя 2 импульсов и в том случае, когда на его других входах имеются логические "1". D-триггер срабатывает тогда, когда на его стробирующем входе сигнал меняется с логического "0" на логическую "1", т.е. по переднему фронту стробирующего импульса, если на входе установки нуля нет единицы. Это может быть только тогда, когда оба сигнала совпадают по фазе, так как длительность импульса установки нуля равна половине микросекунды. In the phase relay circuit, a second signal is connected to the input of the second rectangular pulse shaper. The unit at the zero-input of the D-flip-flop takes precedence, therefore, it is set to zero by a pulse from the output of the 2-pulse distributor even when there are logical “1” at its other inputs. A D-trigger fires when the signal at its gate input changes from a logical “0” to a logical “1”, i.e. on the leading edge of the gating pulse, if there is no unity at the input of the zero setting. This can only be when both signals coincide in phase, since the duration of the zero-setting pulse is half a microsecond.

В начале положительного периода второго сигнала появляется прямоугольный импульс на выходе второго формирователя 33 прямоугольных импульсов, по переднему фронту которого сработает D-триггер 35, который снимет единицу с первого входа конъюнктора 4 АЦП и он не пропускает импульсы задающего генератора 3 в счетчик 5 АЦП. Вся остальная часть схемы работает так же, как и в режиме реле частоты. At the beginning of the positive period of the second signal, a rectangular pulse appears at the output of the second rectangular pulse generator 33, along the leading edge of which a D-trigger 35 will fire, which will remove a unit from the first input of the ADC conjunct 4 and it will not pass the pulses of the master oscillator 3 to the ADC counter 5. The rest of the circuit works the same way as in the frequency relay mode.

Claims

1. FREQUENCY OR PHASE RELAY, containing the first square-wave pulse generator, the input of which is connected to a signal source of a controlled frequency, a pulse distributor, a master oscillator, an analog-to-digital converter counter conjunctor, an ADC counter, a first response setpoint conjunctor, a first return setpoint conjunctor , trigger of the setpoint trigger, trigger of the setpoint return, second conjunctor of the setpoint trigger, second conjunctor of the setback return, disjunctor of the setpoint of operation, disjunctor of the setpoint of gates, counter of operation pulses, counter of return pulses, disjunctor of the output stage trigger, output stage trigger, power control unit, the output of the first square-pulse generator is connected to the first input of the pulse distributor, the second input of which is connected to the inverse output of the master oscillator, the third input is connected to to the direct output of the master oscillator, the first output of the pulse distributor is connected to the first input of the second conjunctor of the operation setpoint and to the first input of the second conjunctor return alarms, the second output - with the inputs “Setting 0” of the ADC counter, the trigger of the setpoint trigger and the trigger of the setpoint reset, the output of the first conjunctor of the setpoint trigger is connected to the input “Setting 1” of the trigger of the setpoint trigger, the output of the first conjuncture of the setpoint reset is connected to the input “Setting 1 "trigger setpoint return, the direct output of the trigger setpoint trigger is connected to the second input of the second conjunction of the setpoint trigger, the third input of which is connected to the direct output of the trigger setpoint return, inverse outputs the triggers of the operation and return setpoints are connected respectively to the second and third inputs of the second return setpoint conjunct, the output of the second operation setpoint conjunct is connected to the counting input of the operation pulse counter, the output of the second return setpoint connector is connected to the counting input of the return pulse counter, the inputs of the operation setpoint disjunctor are connected to the outputs power control unit and the second conjunctor return settings, its output is connected to the input "Setting 0" of the pulse counter trip pulses the return setpoint conjunctor is connected to the outputs of the second response setpoint conjunctor and the power control unit, its output is connected to the “Set 0” input of the return pulse counter, the “Set 1” input of the stage output trigger is connected to the output of the operation pulse counter, the “Set 0” input of the output trigger the stage is connected to the output of the disjunctor of the output trigger of the stage, one input of which is connected to the output of the counter of return pulses, and the other to the output of the power control unit, the output of the output trigger of the stage is connected the output intended for connecting the executive body, the output of the ADC counter conjunctor is connected to the ADC counter input, its inputs are connected to the direct output of the master oscillator and to the inverse output of the ADC counter, characterized in that the ADC register with serial code output is additionally introduced into the frequency relay, intended for transmitting the measured value of the period duration to external circuits, read-only memory (ROM), ROM address counter, setpoint register conjunction, setpoint register, digits howling comparator with inputs A and B, discharger of the counter of the setting bits, disjunctor of the settings register, counter of the settings, counter of the bits of the setting, conjunctor of the locking trigger, disjunctor of the locking trigger, locking trigger, status register of the triggers, the connector of the ADC register, and there are parallel outputs the parallel inputs of the ADC register, the parallel outputs of which are connected to the parallel inputs A of the zirphor comparator, the recording input of the parallel code of the ADC register is connected to the first output burning pulses, the inverse output of the ADC counter - with an output intended to control the input signal of a controlled frequency, the outputs of the parallel setpoint register code are connected to the inputs of the digital comparator B, the first input of which is connected to the ROM output, its gate input is connected to the output of the settings register conjunctor, it the input "Setting 0" is connected to the output of the setpoint register disjunctor, the first input of the setpoint register conjunctor is connected to the output of the setpoint digit counter disjunctor, its second input is with the inverse output three blocking level, parallel addresses of the ROM addresses are connected to the outputs of the counter of ROM addresses, the counting input of the counter of ROM addresses is to the output of the settings register conjunctor, its input “Setting 0” is to the second output of the pulse distributor, the first input of the settings register disjunctor is to the second output of the pulse distributor , its second input is to the second output of the setting bit counter, the gate inputs of the ADC register and the trigger status register are connected to the output of the ADC register conjunctor, the first input of which is connected to the fourth output with the settings counter, its second input is to the output of the settings register conjunctor, the first input of the discharger of the set bits counter is connected to the direct output of the master oscillator, its second input is to the third output of the settings counter, the counting input of which is connected to the second output of the settings bit counter, the input "Installation 0 "the counter of settings is connected to the second output of the pulse distributor, the counting input of the counter of bits of the setpoint is connected to the output of the disjunctor of the counter of bits of the setpoint, its input" Setting 0 "is connected to the output of the disjunctor t blocking trigger, the first output of the set bit counter is connected to the first input of the lock trigger conjunctor, the second input of which is connected to the inverse output of the master oscillator, its output is to the "Setting 1" input of the lock trigger, the input "Setting 0" of which is connected to the output of the lock trigger disjunctor whose first input is connected to the second output of the set point counter, its second input is to the second output of the pulse distributor, the inverse output of the digital comparator is connected to the first inputs of the first conjunct of the operation setpoint and the first return setpoint conjunctor, the second input of the first setpoint response conjunctor is connected to the first output of the setpoint counter, the second input to the second output of the setpoint counter, the second output of the setpoint bit counter is connected to the fourth input of the trigger status register, to the first - third inputs of the parallel the code of which is connected respectively to the direct outputs of the triggers of the settings of the trip, the triggers of the settings of the return and the output triggers of the steps, its output is intended to be connected to the device triples for monitoring the status of set point triggers and output stage triggers.

2. The relay according to claim 1, characterized in that the second rectangular pulse shaper, a D-trigger, is additionally introduced into it, while the information input of the D-trigger is connected to a voltage source of a logical unit, its gate input is connected to the output of the second rectangular pulse shaper, the input of which is connected to the source of the second signal, the inverse output of the D-trigger is connected to the third input of the ADC counter conjunctor and to the output intended for outputting the analog phase value to external circuits, the “Setting 0” input of the D-trigger is connected It is suitable for the second output of the first pulse distributor.