Вычислитель для компенсации фазы пассивных помех, содержащий блок оценивания фазы, первый блок задержки, первый блок комплексного умножения, второй блок комплексного умножения, блок комплексного сопряжения, второй блок задержки и синхрогенератор, при этом входы блока оценивания фазы через первый блок задержки соединены с первыми входами первого блока комплексного умножения, вторые входы которого соединены с выходами блока комплексного сопряжения, выходы второго блока комплексного умножения соединены с объединенными входами блока комплексного сопряжения и второго блока задержки, выходы второго блока задержки соединены с первыми входами второго блока комплексного умножения, выход синхрогенератора соединен с синхровходами блока оценивания фазы, первого блока задержки, первого и второго блоков комплексного умножения, блока комплексного сопряжения и второго блока задержки, отличающийся тем, что введены первый умножитель, первый косинусно-синусный функциональный преобразователь, второй умножитель, второй косинусно-синусный функциональный преобразователь, первый блок памяти, комплексный сумматор, дополнительный блок вычисления фазы, второй блок памяти, дополнительный блок оценивания фазы, третий и четвертый косинусно-синусные функциональные преобразователи, первый дополнительный блок комплексного умножения, дополнительный блок комплексного сопряжения, третий и четвертый блоки задержки и второй дополнительный блок комплексного умножения, при этом выход блока оценивания фазы соединен с первым входом первого умножителя, второй вход которого соединен с выходом первого блока памяти, выход первого умножителя соединен с входом первого косинусно-синусного функционального преобразователя, выходы которого соединены с первыми входами комплексного сумматора, выходы комплексного сумматора соединены с входами дополнительного блока вычисления фазы, выход которого соединен с объединенными первым входом второго умножителя и входом четвертого косинусно-синусного функционального преобразователя, второй вход второго умножителя соединен с выходом второго блока памяти, выход второго умножителя соединен с входом второго косинусно-синусного функционального преобразователя, выходы которого соединены со вторыми входами второго блока комплексного умножения, выход дополнительного блока оценивания фазы соединен с входом третьего косинусно-синусного функционального преобразователя, выходы которого соединены со вторыми входами комплексного сумматора, выходы первого дополнительного блока комплексного умножения соединены с объединенными входами дополнительного блока комплексного сопряжения и третьего блока задержки, выходы третьего блока задержки соединены с первыми входами первого дополнительного блока комплексного умножения, вторые входы которого соединены с выходами четвертого косинусно-синусного функционального преобразователя, входы дополнительного блока оценивания фазы через четвертый блок задержки соединены с первыми входами второго дополнительного блока комплексного умножения, вторые входы которого соединены с выходами дополнительного блока комплексного сопряжения, выход синхрогенератора соединен с синхровходами первого и второго умножителей, первого, второго, третьего и четвертого косинусно-синусных функциональных преобразователей, первого и второго блоков памяти, комплексного сумматора, дополнительного блока вычисления фазы, дополнительного блока оценивания фазы, первого и второго дополнительных блоков комплексного умножения, дополнительного блока комплексного сопряжения и третьего и четвертого блоков задержки, причем первыми и вторыми входами вычислителя для компенсации фазы пассивных помех являются соответственно входы блока оценивания фазы и дополнительного блока оценивания фазы, а первыми и вторыми выходами - соответственно выходы первого блока комплексного умножения и второго дополнительного блока комплексного умножения.