RU1800599C - Устройство дл формировани импульсных сигналов - Google Patents
Устройство дл формировани импульсных сигналовInfo
- Publication number
- RU1800599C RU1800599C SU904873736A SU4873736A RU1800599C RU 1800599 C RU1800599 C RU 1800599C SU 904873736 A SU904873736 A SU 904873736A SU 4873736 A SU4873736 A SU 4873736A RU 1800599 C RU1800599 C RU 1800599C
- Authority
- RU
- Russia
- Prior art keywords
- signal
- input
- output
- bus
- synchronous
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
Устройство дл формировани импульсных сигналов относитс к импульсной технике и может быть использовано в дискретной автоматике и электроизмерительной аппаратуре, в частности в устройствах син- хронизации сигналов цифровых вычислительных машин, т.к. обеспечивает автоматическое управление фазой формируемого сигнала. Устройство содержит N синхронных D-триггеров 1-1,1-2,...,1-М, объединенных в счетчик Джонсона 2, четыре синхронных D-триггера 5, 6,7, 10, инвертор 8, элемент И-ИЛИ-НЕ 9, тактовую шину 3, обнул ющую шину 4, управл ющую шину 11. 4 ил.
Description
Изобретение относитс к импульсной технике и может быть использовано в дискретной автоматике и электроизмерительной аппаратуре, в частности в устройствах синхронизации сигналов цифровых вычисли- тельных машин.
Цель изобретени - расширение области применени путем обеспечени возможности автоматического управлени фазой формируемого сигнала.
Цель достигаетс тем, что в устройство дл формировани импульсных сигналов, содержащее N синхронных D-триггеров, объединенных в счетчик Джонсона таким образом, что управл ющий вход каждого последующего разр дного триггера объединен с выходом предыдущего, а тактовые и обнул ющие входы разр дных триггеров объединены соответственно с тактовой и обнул ющей шинами, элемент И-НЕ, первый вход и выход которого соединены соответственно с выходом последнего и с управл ющим входом первого разр дных триггеров, первый, второй и третий синх- ронные D-триггеры, инвертор, элемент задержки и элемент И-ИЛИ-НЕ, один из элементов И которого Снабжен двум инверсными входами, первый.из которых подключен к управл ющему входу триггера последнего разр да счетчика Джонсона, а второй - к первому входу второго элемента И элемента И-ИЛИ-НЕ, выход которого соединен с вторым входом элемента И-НЕ, управл ющую шину, подключенную к тактовому входу первого синхронного D- триггера, обнул ющий вход которого подключен к инверсному выходу второго синхронного D-триггера, соединенного входом обнулени с выходом триггера послед- него разр да счетчика Джонсона, а через элемент задержки и через инвертор соответственно с тактовым входом второго и управл ющим входом третьего синхронных триггеров, при этом третий триггер подклю- чен своими тактовым входом и выходом соответственно к тактовой шине и второму входу второго элемента И элемента И-ИЛИ- НЕ, а третьи входы элементов И элемента И-ИЛИ-НЕ объединены с пр мым выходом второго синхронного триггера, управл ющий вход которого подключен к выходу первого синхронного триггера, управл ющий вход которого объединен с шиной посто нной логической Т, согласно изобретени введен четвертый синхронный D-триггер, управл ющий вход которого подключен к выходу последнего разр дного триггера счетчика Джонсона, а тактоаый вход и выход- соответственно - к упрэвг. ющей шине и к
первому входу второго элемента И элемента И-ИЛИ-НЕ.
Введение четвертого синхронного D- триггера вл етс признаком существенным , поскольку дл определени направлени изменени фазы необходим фазовый детектор, определ ющий положение сигнала на управл ющей шине по отношению к сигналу на выходной шине. Этот триггер выполн ет функции фазового детектора . , . .
Выше указанные существенные признаки в научно-технической и патентной литературе , в данном конструктивном выполнении и взаимосв зи не вы влены, хот примен емые элементы а технике встречаютс , но они используютс дл других целей.
. На фиЈ.1 приведена функциональна схема устройства дл формировани импульсных сигналов; на фиг.2,3,4 - временные диаграммы его работы. Диаграммы фиг.4 приведены дл случа , когда Тзад равно нулю.
Устройство дл формировани импульсных сигналов содержит набор синхронных D-триггеров 1, объединенных в счетчик Джонсона; 2 таким образом, что управл ющий вход каждого последующего разр дного триггера 1 объединен с выходом предыдущего. Тактовые и обнул ющие входы разр дных триггеров 1 объединены соответственно с тактовой 3 и обнул ющей 4 шинами устройства.
Устройство содержит также первый, второй и третий синхронные D-триггеры 5,6,7, инвертор 8 и элемент И-ИЛИ-НЕ 9, один из элементов И которого снабжен двум инверсными входами, первый из которых подключен к управл емому входу триггера 1 последнего разр да счетчика Джонсона 2, а второй - к объединенным первому входу второго элемента И элемента И-ИЛИ-НЕ 9 и инверсному выходу четвертого синхронного D-триггера 10.
Управл юща шина 11 подключена к тактовым входам первого и четвертого синхронных D-триггеров 5,10. Обнул ющий вход первого синхронного D-триггера 5 подключен к инверсному выходу второго синхронного D-тригера 6,соединенного входом обнулени с выходом триггера 1 последнего разр да счетчика Джонсона 2, выходной шиной 12 и через инвертор 8 с управл ющим входом третьего синхронного D-триггера 7, подключенного своими тактовым входом и выходом соответственно к тактовой шине 3 устройства и второму входу второго элемента И элемента И-ИЛИ-НЕ 9. Третьи входы элементов И элемента И
ИЛИ-НЕ 9 объединены с пр мым выходом второго синхронного D-триггера 6. Управл ющий вход первого синхронного D-триггера 5 объединен с шиной логической 1. Выход элемента 13 задержки подключен к тактово- му входу второго синхронного D-триггера 6. При этом управл ющий вход четвертого синхронного D-триггера 10, первый вход элемента И-НЕ 14 и вход элемента 13 задержки подключены к выходу последнего раз- р дного триггера 1 счетчика Джонсона 2, а второй вход и выход элемента И-НЕ 14 - соответственно к выходу элемента И-ИЛИНЕ 9 и к управл емому входу первого разр дного триггера 1 счетчика Джонсона 2.
Устройство имеет следующие сигналы: сигнал А - сигнал на выходной шине 12 (последний разр д счетчика 2), сигнал В - предпоследний разр д счетчика 2, сигнал С - тактовый сигнал на 1цине 3, сигнал D - сигнал на инверсном выходе четвертого синхронного О-триггера О, сигнал Е - управл ющий сигнал на входной шине 11, сигнал F- сигнал на выходе схемы И-ИЛИ-НЕ 9, сигнал R-сигнал обнулени счетчика 2 на шине 4, сигнал G - сигнал, на пр мом выходе триггера 6, сигнал Н - сигнал на выходе триггера 5, сигнал К - сигнал на выходе элемента 13 задержки, сигнал L- сигнал на выходе триггера 7. сигнал М - сигнал на выходе схемы И-НЕ 14, сигнал N - первый разр д счетчика 2, сигнал О - второй разр д счетчика 2.
Устройство дл формировани импульсных сигналов работает следующим обра- зом.
Предположим дл определенности, что счетчик Джонсона 2 состоит из четырех D- тригггеров 1. По тактовой шинеЗ поступают тактовые импульсы со скважностью два (см. фиг.2.3,4,С), а на обнул ющей шине 4 нулевой уровень напр жени (фиг.3 R) удерживает разр дные триггеры 1 счетчика Джонсона 2 в нулевом состо нии. На управл ющем входе D-триггера 1 первого разр - да счетчика Джонсона 2 (см. фиг. ЗМ) и на выходе третьего D-тригера 7 (фиг.З присутствуют единичные уровни напр жени , а на пр мом выходе второго D-триггера 6 - нулевой потенциал (фиг,2 G). На выходе эле- мента И-ИЛИ-НЕ 9 сохран етс единичный потенциал (фиг.4 F). На управл ющей шине 11 сигнал отсутствует.
При подаче на обнул ющую шину устройства единичного потенциала, т.е. как только сигнал R станет высоким, начинает работать счетчик 2 (фиг.З) в режиме делени частоты тактового сигнала С, так как высокий сигнал F определ ет инверсное включение элемента И-НЕ 14 и разрешает тем
самым отрицательную обратную св зь счетчика 2.. Количество триггеров в счетчике 2 определ ет коэффициент делени . В нашем случае он равен восьми. На выходной шине 12 по вл етс сигнал А, равный частному от делени сигнала С на коэффициент делени .
Прежде чем рассматривать механизм автоподстройки частоты сигнала А на выходной шине 12 под частоту сигнала Е на входной шине 11 необходимо рассмотреть механизм изменени фазы выходного сигнала А. Дл этого необходимо предположить , что отсутствует св зь выхода последнего разр дного триггера 1 счетчика Джонсона 2 с управл ющим входом четвертого синхронного D-триггера 10, причем на этот вход подают либо низкий, либо высокий уровень в зависимости от того, в какую сторону необходимо изменить фазу выходного сигнала А на шине 12.
Если необходимо изменить фазу сигнала А в сторону опережени , то дл этого на управл ющем входе четвертого синхронного D-триггера 10 устанавливают низкий уровень и подают командный импульс Е по управл ющей шине 11. Сигнал D при этом устанавливаетс в высокое состо ние.
Если необходимо изменить фазу сигнала А в сторону отставани , на управл ющем входе четвертого синхронного D-триггера 10 устанавливают высокий уровень и также подают командный импульс Е по управл ющей шине 11. Сигнал D при этом устанавливаетс в низкое состо ние.
В процессе работы устройства производитс синхронизаци сигнала Е на второй управл ющей шине 11 устройства выходным сигналом А с шины 12(см.фиг.2), Сигнал Е синхронизируют сигналом А на триггерах 5,6 и элементе 13 задержки. При этом возможны два случа : первый-.импульс Е поступает на шину 11 а момент наличи на выходной шине 12 низкого уровн сигнала А (фиг.2А), второй - в момент высокого уровн сигнала А (фиг.2Б). В обоих случа х сигнал взводит триггер 5 и устанавливает сигнал Н в высокое состо ние, и ближайший передний фронт сигнала А, поступа через элемент 13 задержки на тактовый вход триггера 6, устанавливает сигнал G в высокое состо ние. При этом сбрасываетс триггер 5 и тем самым подготавливаетс дл приема следующего импульса сигнала Е. Следующий низкий уровень сигнала А сбрасывает триггер б и устанавливает сигнал G в низкое состо ние. Длительность импульса G приблизительно равна длительности импульса сигнала А минус Тзад. В дальнейшем при анализе работы устройства интересен сигнал G, который вл етс сигналом управлени на второй управл ющей шине 1.1 уст ройства после его синхронизации выходным сигналом А с шины 12 устройства.
Предположим необходимо изменить фазу сигнала А в сторону опережени (фиг.4А). Дл этого на управл ющем входе четвертого синхронного D-триггера 10 устанавливают низкий уровень и подают командный импульс Е по управл ющей шине 11.
Третий Ь-триггер 7 и инвертор 8 рабо- тают по образу и подобию первого триггера 1 счетчика 2 в режиме отрицательной обратной св зи. В случае изменени фазы в сторону опережени работает второй элемент И элемента И-ИЛИ-НЕ 9, который формиру- ет управл ющий импульс сигнала F. Он запрещает отрицательную обратную св зь счетчика Джонсона 2 и разрешает положительную на один период тактового сигнала С. В результате этого высокий уровень сиг- нала М продлеваетс еще на один период сигнала С, что приводит к увеличению одного периода выходного сигнала А на один такт.
Предположим необходимо изменить фазу сигнала А в сторону отставани (фиг.4Б). На управл ющем входе четвертого синхронного D-триггера 10 устанавливают высокий уровень и подают командный импульс Е по управл ющей шине 11. В этом : случае работает первый элемент И элемента И-ИЛИ-НЕ 9, который формирует управл ющий импульс сигнала F. Задача импульса F - укоротить низкий уровень сигнала обратной св зи М на один период сигнала С, что приводит к уменьшению одного периода выходного сигнала А на один такт.
Разобрав механизм изменени фазы сигнала А, рассматривают механизм фазовой автоподстройки частоты сигнала А к ча- стоте сигнала Е, поступающего на входную шину 11. Дл этого соедин ют выход по- следнего разр дного триггера 1 счетчика 2 с управл ющим входом четвертого синхронного триггера 10.
Предположим, что на управл ющую шину 11 поступают импульсы с частотой, едва раза меньшей частоты выходного сигнала А на шине 12 и соответственно в шестнадцать раз меньшей частоты тактового сигна- лаС.
Задача устройства - выработать на выходной шине 12 такой сигнал, чтобы его фаза совпадала с фазой входного сигнала Е, т.е. синхронизировать входной сигнал Е сигналом А, и при изменении частоты входного сигнала Е в некотором интервале частот удерживать синхронизацию, кроме того, чтобы отдельные случайные импульсы на
входной шине 11 не сбивали полностью синхронизацию .
Предположим первый импульс сигнала Е на входной шине 11 поступил в момент высокой полки выходного сигнала А на шине 12. В этом случае сигнал D на инверсном выходе четвертого D-триггера 10 устанавливаетс в низкое состо ние и разрешает работу первого, элемента. И элемента И-ИЛИ-НЕ 9. В этом случае на выходе элемента И-ИЛИ-НЕ 9 формируетс сигнал F, который осуществл ет изменение фазы сигнала А на выходной шине 12 в сторону отставани (фиг.4Б) на величину периода тактового сигнала С. Если следующий импульс сигнала Е на входной шине 11 поступает также в момент высокой полки выходного сигнала А на шине 12, то процесс выборки фазы в сторону отставани повтор етс . Так будет продолжатьс до тех пор,. пока импульс сигнала Е на входной шине 11 не поступит в момент низкой полки выходного сигнала А на шине 12. Как только это произойдет, сигнал D на инверсном выходе четвертого D-триггера 10 установитс в высокое состо ние и разрешит работу второго элемента И элемента И-ИЛИ-НЕ 9. На выходе элемента И-ИЛИ-НЕ 9 сформируетс сигнал F, который осуществит изменение фазы сигнала А на выходной шине 12 в сторону опережени (фиг.4А) на величину периода тактового сигнала С.
Таким образом, устройство посто нно настроено на поиск противоположного состо ни сигнала А, стробируемого входным сигналом Е. Определив на четвертом D- триггера 10 опережение фазы сигнала Е относительно сигнала А, устройство с каждым тактом сигнала G на пр мом выходе второго синхронного D-триггера постепенно выбирает разность фаз и стремитс добитьс отставани сигнала Е отсигнала А Как только это происходит, начинаетс обратный процесс. В - результате на выходной шине 12 устройства формируетс синхронный сигнал, причем входной сигнал Е колеблетс относительно отрицательного фронта выходного сигнала А в интервале, равномсумме периода тактового сигнала С и величины отклонени периода входного сигнала Е от идеального.
Необходимо отметить, что если бы сигнал D поступал на элемент И-ИЛИ-НЕ 9 не с инверсного выхода четвертого синхронного D-триггера 10, а с пр мого, то синхронизаци все равно имела бы место, только входной сигнал Е синхронизировалс бы относительно положительного фронта выходного сигнала А. а не отрицательного.
Устройство дл формировани импульсных сигналов может примен тьс дл синхронизации данных при считывании
-мнформации, например, с накопителей ин формации на гибких дисках, поступающей как с частотой 250 кГц, так и частотой 500 кГц. В первом случае на тактовую шину 3 необходимо подать сигнал 4 мГц, во втором
- 8 мГц. Количество разр дов в счетчике Джонсона 2 в этом случае должно быть четыре . Это обеспечит синхронизацию в интервале , частот i3% дл синхронизации информации в коде МФМ (модиффициро- ванна фазова модул ци ). Если необходимо синхронизировать информационаый сигнал в интервале частот 1,5%, то количество разр дов в счетчике Джонсона должно быть восемь, а частота тактового сигнала С должна быть 8 мГц и 16 мГц соответственно .
В качестве элемента 13 задержки может примен тьс любой логический элемент, не нарушающий логику сигнала А, а также лю- быё активные или пассивные линии задержки . Величина времени задержки не должна превышать периода тактового сигнала С минус задержка сигнала на D-триггере 6 и элементе И-ИЛИ-НЕ 9. Задача элемента задержки - разв зать во времени сигналы на тактовом входе и входе обнулени второго D-триггера 6. В тех случа х, когда топологи микросхем D-триггеров позвол ет объедин ть тактовый вход с входом обнуле- ни или входом установки, от элемента задержки можно отказатьс вообще. В случае применени входа установки D-триггера б вместо входа обнулени схема должна быть эквивалентно преобразована, т.е. на управ- л ющем входе D-триггера 5 должен быть установлен низкий уровень, а выходы D- триггера 6 необходимо помен ть местами.
В качестве варианта конкретного применени можно рекомендовать счетчик Джонсона 2, реализованный на регистре К555ТМ9, включенный в режим регистра сдвига, а остальные элементы формировать из элементов серии К555-К555ТМ2, К555ЛН1 и др.
Устройство дл формировани импульсных сигналов позвол ет получить положи- тельный эффект, выраженный в том, что оно обеспечивает синхронизацию входного сигнала с величиной изменени фазы, опреде- л ющейс разр дностью счетчика Джонсона и тактовой частотой, что позвол ет примен ть данное устройство в различных устройствах синхронизации.
. Формула., изобретени
Устройство дл формировани импульсных сигналов, содержащее N синхронных D-триггеров, объединенных в счетчик Джонсона таким образом, что управл ющий вход каждого последующего разр дного триггера объединен с выходом предыдущего, а тактовые и обнул ющие входы разр дных триггеров объединены соответственно с тактовой и обнул ющей шинами, элемент И-НЕ, первый вход и выход которого соединены соответственно с выходом последнего и с управл ющим входом первого из разр дных триггеров, первый, второй и третий синхронные D-триггеры, инвертор, элемент задержки и элемент И-ИЛИ-НЕ, один из элементов И которого снабжен двум инверсными входами, первый из которых подключен к управл ющему входу триггера последнего разр да счетчика Джонсона, а второй - к первому входу второго элемента И элемента И-ИЛИ-НЕ, выход которого соединен с вторым входом элемента И-НЕ, управл ющую шину, подключенную к тактовому входу первого синхронного D- триггера, обнул ющий вход которого подключен к инверсному выходу второго синхронного D-триггера, соединенного входом обнулени с выходом триггера последнего разр да счетчика Джонсона, а через элемент задержки и через инвертор - соответственно с тактовым входом второго и управл ющим входом третьего синхронных триггеров, при этом третий триггер подключен своими тактовым входам и выходом соответственно к тактовой шине и второму входу второго элемента И элемента И-ИЛИ- НЕ, а третьи входы элементов И элемента И-ИЛИ-НЕ объединены с пр мым выходом второго синхронного триггера, управл ющий вход которого объединен с шиной Лог.1, отличающеес тем, что, с целью расширени области применени за счет обеспечени возможности автоматического управлени фазой формируемого сигнала , в него дополнительно введен четвертый синхронный D-триггер, управл ющий вход которого подключен к выходу последнего разр дного триггера счетчика Джонсона, а тактовый вход и выход соответственно - к управл ющей шине и к первому входу второго элемента И элемента И-ИЛИ- НЕ.
JJ
J
j
-
и
С
1
«о х Ч 4i tЈ,to Ч 4i : ki
t
i о
-4
з
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904873736A RU1800599C (ru) | 1990-10-11 | 1990-10-11 | Устройство дл формировани импульсных сигналов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904873736A RU1800599C (ru) | 1990-10-11 | 1990-10-11 | Устройство дл формировани импульсных сигналов |
Publications (1)
Publication Number | Publication Date |
---|---|
RU1800599C true RU1800599C (ru) | 1993-03-07 |
Family
ID=21540301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU904873736A RU1800599C (ru) | 1990-10-11 | 1990-10-11 | Устройство дл формировани импульсных сигналов |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU1800599C (ru) |
-
1990
- 1990-10-11 RU SU904873736A patent/RU1800599C/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1676075, кл. Н 03 К 5/153, 28.03.90. Авторское свидетельство СССР № 1758858, кл. Н 03 К 5/153, 27.03.91. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4005479A (en) | Phase locked circuits | |
US4412342A (en) | Clock synchronization system | |
US4560939A (en) | Synchronized selectable rate clocking system | |
US6349122B1 (en) | Apparatus and method for data synchronizing and tracking | |
US4608706A (en) | High-speed programmable timing generator | |
US3137818A (en) | Signal generator with external start pulse phase control | |
KR100313255B1 (ko) | 디지털주파수체배기용조합지연회로 | |
US4870299A (en) | Dynamic switching circuit for multiple asynchronous clock sources | |
US4166249A (en) | Digital frequency-lock circuit | |
US3029389A (en) | Frequency shifting self-synchronizing clock | |
RU1800599C (ru) | Устройство дл формировани импульсных сигналов | |
US4876518A (en) | Frequency tracking system | |
JPH02285832A (ja) | 直列データ受信器 | |
US4868511A (en) | Digital sequencing circuit | |
US4164712A (en) | Continuous counting system | |
JPS6253539A (ja) | フレ−ム同期方式 | |
SU790004A1 (ru) | Блок синхронизации дл считывающих устройств | |
JPS62191910A (ja) | クロツク制御方式 | |
RU1820385C (ru) | Устройство дл мажоритарного выбора асинхронных сигналов | |
SU1660142A1 (ru) | Генератор импульсов | |
SU1458857A1 (ru) | Электронный таймер | |
SU1457160A1 (ru) | Управл емый делитель частоты | |
SU1332553A1 (ru) | Устройство фазовой синхронизации | |
SU1676075A1 (ru) | Устройство дл формировани импульсных сигналов | |
SU1015366A1 (ru) | Устройство дл синхронизации |