PT86796B - Sistema de sinalizacao multiplexado em divisao de tempo - Google Patents
Sistema de sinalizacao multiplexado em divisao de tempo Download PDFInfo
- Publication number
- PT86796B PT86796B PT86796A PT8679688A PT86796B PT 86796 B PT86796 B PT 86796B PT 86796 A PT86796 A PT 86796A PT 8679688 A PT8679688 A PT 8679688A PT 86796 B PT86796 B PT 86796B
- Authority
- PT
- Portugal
- Prior art keywords
- data
- bits
- time division
- signaling system
- multiplexed
- Prior art date
Links
- 230000011664 signaling Effects 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 claims description 2
- 238000011084 recovery Methods 0.000 abstract description 6
- 238000012986 modification Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 230000002051 biphasic effect Effects 0.000 description 3
- 239000003550 marker Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/22—Arrangements affording multiple use of the transmission path using time-division multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1623—Plesiochronous digital hierarchy [PDH]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/04—Distributors combined with modulators or demodulators
- H04J3/047—Distributors with transistors or integrated circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Telephonic Communication Services (AREA)
- Sub-Exchange Stations And Push- Button Telephones (AREA)
Description
THE PLESSEY COfIPANY plc·, inglesa, industrial e comercial, com sede em Vicarage Lane, Ilford, Essex, IGI 4AQ« Inglaterra.
RESUMO
Num sistema de sinalização multiplexado em divisão de tempo de quarenta megabits por segundo em que se combinam vinte correntes de sinalização de 2 megabits por segundo,
A* & &
uma das vinte correntes de sinalizaçao primarias e invertida e substituída por uma das outras correntes de sinalização. Usando canais adjacentes, a corrente de sinais de quarenta megabits tem uma modificação de dados garantida pelo menos uma vez cada vinte bita. 0 sistema facilita a rocuperação do relogio e a sincronização em aparelhagem que emprega dados codificados com marcas bifásicas.
A presente invenção refera-se a um sistena de sinalização raultiplexado em divisão de tempo e, mais particularmente mas não exclusivamente, a sistemas de sinalizaçao multi· plexados em divisão de tempo que transportam dados codificados com marca bifasica.
•M Z Z *
A codificação com marca bifasica e um método conhecid para combinar sinais de relogio e de dados num unico sinal dc qual se podem recuperar tanto os sinais de relogio como os dados. Para garantir o sincronismo entre □ aparelho transmis sor e o aparelho receptor, o aparelho receptor inclui um circuito de recuperação de relogio em que um sinal de relogio transmitido em dependencia duma modificação de dados na cor rente de bits recebida.
Para garantir o funcionamento correcto dum circuito w Z Z Z de recuperação de relogio, e necessário garantir que ocorra uma alteração de dados pelo menos uma vez em cada n* bits dependendo do sistema.
Nos sistemas muitiplexados em divisão de tempo (TO.'*!), z ha usualmente apenas um canal no multiplex em que qualquer taxa de modificação de dados pode ser garantida neste canal, algumas vezes, designado corrente de sincronização'* ou corrente □ que tem um conteúdo de forma fixo. É possível, com sistemas multiplex pequenos tais como os que têm, digamos, uma estrutura de trama de 2,048 megabits (na presente memória descritiva designada como dois megabits11) por segundo que compreende trinta e duas ranhuras de tempo tendo cada uma oito bits a sessenta e quatro quilobits de velocidade por z
segundo para proporcionar a extracçao de sinais de relogio com base nos sinais de alinhamento da trama. Esses sinais podem ser incluídos em ranhuras de tempo especiais embora íssd nao tenha de ser necessariamente assim e não se pode garantir sempre uma taxa mínima de modificação de dados.
z z
E possível elaborar tramas de transmissões mais comz plexas a partir de múltiplos das trames de dois megabits*
por exempla, um sistema multiplex em seria de 8,192 megabits a partir de quatro tramas de bits de dois megabits intercaladas. Essas tramas de oito megabits podem ainda ficar com os bits intercalados para proporcionar correntes de dados de 40,96 megabits por segundo que compreendem vinte tramas de dois megabits*
Numa corrente de dados de quarenta megabits tendo uma ranhura de tempo (corrente 0) em que se pode ga— qualquer velocidade de modificação de dados (todas as correntes podem, pelo menos em teoria, ser de possível o sentido dos dados recebidos so se pode garantir apenas rantir outras nível fixo), que mude uma vez em cada oitenta bits recebidos no caso de a corrente de sincronismo ser da forma 1P0P1P0P— —, representando os P secções da forma da corrente de sincronismo· Assim, quando dezanove outras correntes de dois megabits são intercaladas, a forma do multiplex de dados é: 1» dezanove bits de outros canais de 2 Η, P”, dezanove bits de outros canais ds 2 H, 0, dezanove bits de outros canais de «, P, ----.
Assim, quando os bits da forma (P) são zero e todos os outros dados são 0, a corrente de 4C Γ. torna-se a seguinte:
*1*, dezanove *0’» P * *0’, dezanove *0’, *0*, dezanove ·0·, P w *0’» dezanove ’0·, *1*» originando setenta e cinco bits *0’ possíveis entre os *1* da corrente de sincronismo»/
Uma tal velocidade de elteraçao de dados num sistema de sinalização TOM de dados codificado com marca bifáaica pod evidentemente provocar dificuldades na recuperação de relógio
Compreende—se que, se a corrente 0 e consagrada a 1010—'* (isto e, não incluindo quaisquer bits de forma), então, pode garantir—se uma alteração de dados uma vez cada 40 bits» Essa velocidade de modificação pode ainda mostrar—se inadequada para garantir a recuperação do relógio»
Portanto, e um objectivo da presente invenção pro—
porcionar um sistema de sinalizaçao TDÍ1 em que a velocidade garantida de alteração de dados e independente da corrente 0« De acordo com a presente invenção, proporciona-se um sistema de sinalizaçao multlplexado em divisão de tempo do género que transmite tramas de dados, compreendendo cada uma dessas tramas de dados bits de n correntes intercalados un-j depois dos outros caracterizado pelo facto de os bits transmitidos em relação a uma das n correntes de dados serem derivados invertendo os bits transmitidos em relaçao a uma das correntes adjacentes de n dados de maneira que ocorra uma alteração de polaridade dos dados transmitidos pelo menor uma vez em cade grupo transmitido de £ bits de dados* Seguidamente, descrsve-se apenas a título de exemplo, uma forma de realização da presente invenção, fazendo referencia ao desenho anexo que representa a estrutura da trama. Ac considerar a invenção, supõe-se que um multiplexador de ligação em serie de 40 megabits por segundo recebo cinco conjuntos ds sinaÍ3 de oito mogabits por segundo om paralelo. C bit multiplexador fica intercalado entre as oito correntes do megabits (que são acompanhadas por um impulso de marcação da trama para proporcionar identidade de bits dentro das correntes) para produzir o sinal de quarenta megabits por segundo. Hantera-se a relaçao entre os sinais de oito megabits*
Cada um dos sinais de oito megabits compreende quatro sinais de dois megabits resultando no facto de a corrente de 40 megabits compreender (efectivamente) 20 correntes de dois megabits que, par uma questão de conveniência, são referidas na presente memória descritiva como correntes 0 (zerc) a 19*
Considerando a forma de chegada das vinte correntes e tendo em atenção que a relação entre as correntes de oito megabits se mantém e que as cinco correntes sao alimentadas ao multiplexador em paralelo, então, os bits chegam à entrade
I.
do multiplexador da seguinte maneira:
Entrada | do | multiplexador | 1 | 2 | 3 | 4 | 5 | |
Período | do | primeiro bit | (corrente) | 0 | 1 | 2 | 3 | 4 |
Período | do | segundo bit | (corrente) | 5 | 6 | 7 | 8 | 9 |
Período | do | terceiro bit | (corrente) | 10 | 11 | 12 | 13 | 14 |
Período | do | quarto bit | (corrente) | 15 | 16 | 17 | 18 | 19 |
Supondo agora | que, pelo | menos, | * esta | disponível |
uma corrente de bits de reserva, uma solução simples para a recuperaçao do relogio consista em fazer con» que a corrente de reserva transporte um sinal continuamente alterno (isto e, 1 — 0 — 1 — 0 —), No entanto, estu solução só garante uma mudança de bit cada quarenta bits no sinal de quarenta megabits por segundo.
Num sistema particular relacionado com o sistema de comutação de telecomunicações do Reino Unido conhecido comj Sistema ‘X’ a comunicação através de fronteiras entre comutadores e entre sinalização de controlo e comutadores e perifericos faz-se por meio duma ligaçao em serie de quarenta megabfLts por segundo s, neste sistema o , a corrente de dois megabits com numero 15 e uno corrente de reserva.
Por consequência, a corrente 15 podia transportar sinal alterno acims mencionado. No entanto, para se aumentar velocidade de modificeção garantida, a invenção utiliza o a
inverso duaa das correntes adjacentes (0 - 14, 16 — 19) para garantir uma mudança de dados cada vinte bits na corrente de quarenta megabits por segundo.
t l/oltando a fazer referencia a tabela acima referida, e conveniente escolher a corrente 16 para a in^?£$fô visto que esta corrente chega ao mesmo tempo que a corrente 15 ao
muitiplexador com a ligaçao de quarenta megabits por segundo.
A inversão da corrente adjacente garante uma velocidade de carga tal que nao ha mais do que 20 bits consecutivos do mesmo sentido no multiplexador de 40 l*lbit/s.
A modificação necessária para um muitiplexador de ligaçao etn serie de cinco entradas normal e extremamente simples, visto que esses raultiplexadores tem um circuito de controla e são alimentados com um impulso marcador da trama que coincide com um bit duma corrente de sincronização (que ueua} mente corresponde ã corrente *0*)· Assim, fazendo com que o impulso marcador da trama actue um contador, este pode indicar o momento em que as correntes 15 a 19 se apresentaram θ o momento am que o circuito de controlo pode substituir □ sinal recebido na entrada do multiplexador 1 com o inverso do sinal recebido na entrada 2.
A estrutura da trama pede ser agora vista fazendo referencia ao desenho anexo, fia comutação telefónica do Sistema * acima mencionado, use-se um periodo de trama igual a 125 mi crossegundos, proporcionando cada trama trinta e duas ranhura •x* de tempo (TS 0 — TS 31), Cada ranhura de tempo tem assim apç£ ximadamanto 3,9 siicrossegundoa de duração.
Em cada ranhura o‘e tempo (por exemplo, ranhura de tempo *0*) são derivados oito bits de dados (por exemplo, oito-bit lei A codificado pela voz), tendo cada bit uma duração de aproximadamente 433 nanossegundoe, Cada ranhura de tempo, manipula assim 64 quiloblts por segundo, proporcionando a trema ume corrente de dados de dois megabita por segundo (32 x 64 k),
Dezoito dessas correntes (SO - s4, S6 - S14, S16 -15) transportando dados do utilizador sao combinadas com uma corrente de dois megabita de dados ds controlo de comutação (S5) 8 S16 e invertido de maneira a proporcionar a corrente de megablts S15 que falta para formar a corrente de quarenta megabita, Assim, no período de 438 nanossegundoe da corrente
de quilobits, vinte bits sao transmitidos através das fron teiras da comutaçao.
Estes vinte bits, reunidos como se representa, com. preendem correspondentes bits de correspondentes ranhuras de tempo de cada corrente. Assim, na ranhura de tempo 0, o bit 1 *
da corrente 30 e seguido pela ranhura de tempo 0, bit 1 da corrente 51, etc. A seguir a ranhura de tempo 0, o bit 1 da corrente S19, ranhura de tempo 0, o bit 2 da corrente SO e transmitido. De maneira semelhante, a seguir à ranhura de tempo 0, o bit 7 da corrente S19, e transmitido a ranhura de tempo 1 bit 0 da corrente SO.
Claims (6)
13.- Sistema de sinalizaçao multiplexado com divisas de tempo (TDM) do genero que transmite tramas de dados, compreendendo cada trama bits de dados provenientes de n, corren, tes de dados intercalados uns a seguir aos outros, caracterizado pelo facto de os bits transmitidos em relação a uma das n correntes de dados serem derivados invertendo os bits de uma das n, correntes de dados adjacentes de tal maneira que ocorre uma alteração da polaridade dos dados transmitidos pelo menos uma vez em cada grupo transmitido de n, bits de dadoa.
2a.— Sistema de sinalizaçao multiplexado em divisão de tempo, de acordo com a reivindicação 1.
pelb facto de n, ser igual a 20.
3 a·- Sistema de sinalizaçao multiplexado em divisão de tempo, de acordo com as reivindicações 1 ou 2, caracterizado pelo facto de cada corrente compreender uma corrente de dados de dois megabits por segundo.
4-.- Sistema de sinalizaçao multiplexado em divisão de tempo, caracterizado pelo facto de cada corrente de dados de dois megabits dum sistema de trinta e duas ranhuras de tempo de um sistema multiplexado em divisão de tempo de sessenta e quatro quilobits por segundo.
5a·- Sistema de comutaçao de telecomunicações, caracte rizado pelo facto de compreender um sistema de sinalizaçao multiplexado em divisão de tempo (TDM) substancialmente de acordo com as reivindicações 1 a 4.
6-,- .'letodo para garantir uma taxa mínima da comutação de dados numa corrente da dados multiplexadoa em divisão da tampo transmitida* caracterizado pelo facto de se combinarem n, correntes da dadas de & bits por sagundo de manaira a obter-se uma corrente de (n + 1) vezes & bits por sagundo* sendo os bits duma destas n, correntes de dados invertidos para proporcionar a corrente de dados de & bits por segundo necessária adicional*
Lisboa, 19 de Fevereiro de 1988
0 Agente Sficial da Propriedade Industrial
Américo da Silva Carvalho Agenl. Olkl.l da Propriedid» Induttrlil Rua Castilho, 201-3.° Esq. Telef. 65 13 39 - 1000 LISBOA »e&ÔAJUO UAJÍCO
--Ί
I
Ή
3-9 us
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB08703983A GB2187066A (en) | 1987-02-20 | 1987-02-20 | Time division multiplexed signalling |
Publications (2)
Publication Number | Publication Date |
---|---|
PT86796A PT86796A (pt) | 1989-02-28 |
PT86796B true PT86796B (pt) | 1993-12-31 |
Family
ID=10612637
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PT86796A PT86796B (pt) | 1987-02-20 | 1988-02-19 | Sistema de sinalizacao multiplexado em divisao de tempo |
Country Status (11)
Country | Link |
---|---|
US (1) | US4984236A (pt) |
EP (1) | EP0279503A3 (pt) |
JP (1) | JPS63226139A (pt) |
KR (1) | KR880010591A (pt) |
CN (1) | CN1011019B (pt) |
BG (1) | BG48579A3 (pt) |
DK (1) | DK88388A (pt) |
FI (1) | FI880800L (pt) |
GB (2) | GB2187066A (pt) |
IN (1) | IN170184B (pt) |
PT (1) | PT86796B (pt) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3906542C1 (pt) * | 1989-03-02 | 1990-09-27 | Ant Nachrichtentechnik Gmbh, 7150 Backnang, De | |
DE3906544C1 (pt) * | 1989-03-02 | 1990-08-30 | Ant Nachrichtentechnik Gmbh, 7150 Backnang, De | |
US5335228A (en) * | 1992-09-30 | 1994-08-02 | At&T Bell Laboratories | Synchronization related to data streams |
CN1078411C (zh) * | 1998-04-07 | 2002-01-23 | 西安电子科技大学 | 带限信号时分多路复用传输方法 |
GB2350756B (en) * | 1999-06-03 | 2001-05-09 | Marconi Comm Ltd | Signal processor circuit |
US9369272B2 (en) * | 2014-03-27 | 2016-06-14 | Qualcomm Incorporated | Serial time-division-multiplexed bus with bidirectional synchronization/control word line |
CN105068480B (zh) * | 2015-08-07 | 2017-08-25 | 任军军 | 一种音频信号/数据单总线复用的智能拾音系统 |
US11424905B1 (en) * | 2019-09-20 | 2022-08-23 | Astera Labs, Inc. | Retimer with mesochronous intra-lane path controllers |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3872257A (en) * | 1974-03-11 | 1975-03-18 | Bell Telephone Labor Inc | Multiplex and demultiplex apparatus for digital-type signals |
US3924080A (en) * | 1974-12-02 | 1975-12-02 | Bell Telephone Labor Inc | Zero suppression in pulse transmission systems |
SU664304A1 (ru) * | 1975-12-29 | 1979-05-25 | Предприятие П/Я А-7306 | Способ цикловой синхронизации |
US4054754A (en) * | 1976-06-07 | 1977-10-18 | Bell Telephone Laboratories, Incorporated | Arrangement for transmitting digital data and synchronizing information |
US4133978A (en) * | 1977-08-25 | 1979-01-09 | General Electric Company | Circuit for separating a composite stream of data and clock pulses |
US4161719A (en) * | 1977-10-04 | 1979-07-17 | Ncr Corporation | System for controlling synchronization in a digital communication system |
US4247936A (en) * | 1979-06-06 | 1981-01-27 | Minnesota Mining And Manufacturing Company | Digital communications system with automatic frame synchronization and detector circuitry |
US4740998A (en) * | 1981-03-30 | 1988-04-26 | Data General Corporation | Clock recovery circuit and method |
GB2103053A (en) * | 1981-06-02 | 1983-02-09 | British Broadcasting Corp | Improvements relating to transmission of data in blocks |
JPS58153434A (ja) * | 1982-03-09 | 1983-09-12 | Nec Corp | 多重変換方式 |
DE3425069A1 (de) * | 1984-07-07 | 1986-02-06 | Telefunken Fernseh Und Rundfunk Gmbh, 3000 Hannover | Digitales signaluebertragungssystem, insbesondere fuer satelliten-rundfunk |
US4747112A (en) * | 1986-09-02 | 1988-05-24 | Gte Communication Systems Corporation | Decoding method for T1 line format for CCITT 32K bit per second ADPCM clear channel transmission and 64 KBPS clear channel transmission |
US4787095A (en) * | 1987-03-03 | 1988-11-22 | Advanced Micro Devices, Inc. | Preamble search and synchronizer circuit |
-
1987
- 1987-02-20 GB GB08703983A patent/GB2187066A/en not_active Withdrawn
- 1987-02-20 GB GB8703983D patent/GB2203615B/en not_active Expired - Lifetime
-
1988
- 1988-01-08 EP EP88300131A patent/EP0279503A3/en not_active Ceased
- 1988-01-14 IN IN25/MAS/88A patent/IN170184B/en unknown
- 1988-02-03 KR KR1019880000981A patent/KR880010591A/ko not_active Withdrawn
- 1988-02-16 CN CN88100906A patent/CN1011019B/zh not_active Expired
- 1988-02-16 BG BG083017A patent/BG48579A3/xx unknown
- 1988-02-19 PT PT86796A patent/PT86796B/pt not_active IP Right Cessation
- 1988-02-19 JP JP63035468A patent/JPS63226139A/ja active Pending
- 1988-02-19 DK DK088388A patent/DK88388A/da not_active Application Discontinuation
- 1988-02-19 FI FI880800A patent/FI880800L/fi not_active Application Discontinuation
-
1989
- 1989-01-13 US US07/296,726 patent/US4984236A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
GB2203615B (en) | 1991-06-19 |
US4984236A (en) | 1991-01-08 |
DK88388A (da) | 1988-08-21 |
BG48579A3 (bg) | 1991-03-15 |
FI880800A0 (fi) | 1988-02-19 |
FI880800L (fi) | 1988-08-21 |
GB8703983D0 (en) | 1987-03-25 |
IN170184B (pt) | 1992-02-22 |
DK88388D0 (da) | 1988-02-19 |
EP0279503A2 (en) | 1988-08-24 |
CN1011019B (zh) | 1990-12-26 |
GB2187066A (en) | 1987-08-26 |
GB2203615A (en) | 1988-10-19 |
KR880010591A (ko) | 1988-10-10 |
PT86796A (pt) | 1989-02-28 |
JPS63226139A (ja) | 1988-09-20 |
CN88100906A (zh) | 1988-09-28 |
EP0279503A3 (en) | 1990-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3796835A (en) | Switching system for tdm data which induces an asynchronous submultiplex channel | |
KR960014982B1 (ko) | 허브 및 인터페이스 | |
US3879710A (en) | Data processor for a loop data communications system | |
US4071706A (en) | Data packets distribution loop | |
JPS58217B2 (ja) | デ−タ伝送方式 | |
DE3777797D1 (de) | Vorrichtung zur vermittlung zwischen kanaelen fuer synchronen nachrichtenverkehr und zur vermittlung von asynchronen datenpaketen. | |
US3909541A (en) | Low-speed framing arrangement for a high-speed digital bitstream | |
JPS6256035A (ja) | マルチプレクサとデマルチプレクサを有する高度デジタル通信系 | |
PT86796B (pt) | Sistema de sinalizacao multiplexado em divisao de tempo | |
JPS5810038B2 (ja) | 通信交換方式 | |
SE9303341D0 (sv) | Synkroniserande kretsarrangemang | |
JP2968369B2 (ja) | 複数チャンネルの同期制御方法 | |
Cisco | Synchronous Data Connections | |
PT82817B (pt) | Dispositivo para o estabelecimento de uma ligacao em banda larga numa rede de comutacao | |
CA1265271C (en) | BIT-INTERLADE MULTIPLEXING SYSTEM FOR BYTE SYNCHRONIZATION IN COMMUNICATION DEVICES | |
JPS62252231A (ja) | 情報伝送方式 | |
IT8219422A0 (it) | Disposizione circuitale per stabilire il sincronismo di fase fra impulsi di temporizzazione, e bit di sincronizzazione di blocchi di dati. | |
JPS6238047A (ja) | 多重化方式 | |
KR950006839Y1 (ko) | 하이브리드 멀티 플렉서 | |
KR930008052B1 (ko) | 애드-드롭 전송장비의 데이타 버스 선택회로 | |
KR200293249Y1 (ko) | 전송시스템의 마이크로프로세서 제어신호 처리장치 | |
JPS58170147A (ja) | ル−プ伝送システムの多重化制御装置 | |
GB1494830A (en) | Resynchronising system for multiplexed pulse code modulation signals | |
KR930006181B1 (ko) | Tug21 직렬 인터페이스를 위한 동기식 패이로드 사상기 | |
JPH04339443A (ja) | 回線交換方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FG3A | Patent granted, date of granting |
Effective date: 19930621 |
|
MM3A | Annulment or lapse |
Free format text: LAPSE DUE TO NON-PAYMENT OF FEES Effective date: 19941231 |