NO793242L - Fleksibel bufferhukommelse for synkrondemulitplekser, saerlig for tidsoppdelte overfoeringsanlegg - Google Patents

Description

Oppfinnelsen angår en fleksibel bufferhukommelse for synkrondemultiplekser, særlig for tidsoppdelte overførings-anlegg, omfattende et inngangsregister med n lagringsposi-r sjoner som tilføres en pulsrekke med en periode t fra en linje, et bufferregister som parallelt mottar data fra inngangsregisteret med en periodisitet T= n-t, en hukommelse med vilkårlig tilgang hvis datainngang er forbundet med dataregisteret, en lagringsadressegenerator som styres av tidspulser CK' fra linjen og leverer den adresse i hukommelsen som dataene fra bufferregisteret skal lagres i, og en avlesningsadressegenerator som styres av tidspulsene CK" fra en lokaloscillator som leverer adresser til hukommelsen for data som skal overføres til utgangsregisteret.

Dataoverføringsanlegg av synkron typen omfatter en sentral tidsgenerator som styrer et antall tidsgeneratorer av lavere orden som hver tidsstyrer et enkelt utstyr. Mot-tagerstasjoner i. et slikt anlegg har en lokaloscillator som synkroniseres ved tidspulser fra datanettverket og styrer demultipleksingen. Det kan imidlertid hende at den ovenfor nevnte synkronisering svikter som følge av en feil i tids-styringsnettverket slik at det skjer en forskyvning av pulsrekkene fra linjen i forhold til pulsrekkene som frembringes lokalt.

En slik forskyvning kan også opptre under inter-nasjonale forbindelser hvor to forskjellige datanettverk samvirker idet det er umulig å tilveiebringe synkroniseringen av en enkelt sentral tidsgenerator.

For å oppnå riktig demultipleksingen under slike forhold er det derfor nødvendig å anvende en fleksibel buffer hukommelse i hvilken linjetidspulsene lagres og avleses av tidsgeneratoren i vedkommendeuutstyr og som muliggjør en utligning av den nevnte forskyvning.

Forskyvning av begge tidspulsgeneratorene muliggjør til tider unormale arbeidsforhold som kan oppstå når av-lesningspulser fra hukommelsen i utstyrets tidsgenerator faller sammen med lagringspulsene fra linjetidsgeneratoren.

En slik tilstand er uforenlig med arbeidsmåten for en hukommelse med vilkårlig tilgang som vanlig anvendes, men er ikke egnet hverken for lagring eller avlesning samtidig.

Tap av informasjon opptrer derfor under slike forhold så lenge de opptrer ved overlapping. Når dessuten en forskyvning av to pulsrekker tilfeldig opphører som følge av den ovenfor nevnte koinsidens, kan det resultere full-stendig sammenbrudd av datanettverket hvis de utsendte data representerer signaler av underordnet karakter.

Hensikten med oppfinnelsen er å tilveiebringe en fleksibel bufferhukommelse som er i stand til å utføre riktig lagring og avlesning av PCM-koder også i tilfelle av at en avlesning overlapper en lagring.

Dette oppnås ifølge oppfinnelsen ved at lagringsadressegeneratoren er parallelforbundet med en lagringstids-generator som på en første utgang leverer en første pulsrekke med en lengde + ved begynnelsen av hvert tidsintervall' T, og på en andre utgang en andre pulsrekke med en lengde t ved slutten av hvert intervall T, at en avlesningstidsgenerator leverer en tredje pulsrekke med periode T og lengde 2t og er parallelforbundet med avlesningsadressegeneratoren, og en styreinnretning som detekterer koinsidens mellom pulsene i den første pulsrekke og den tredje pulsrekke og sender den andre pulsrekke til hukommelsen og/eller den første pulsrekke ved opptreden av eller manglende opptreden av koinsidens.

På denne måte frembringes i hvert tidsintervall som er nødvendig for å utføre lagring to pulser som bestemmer to forskjellige tidspunkter i hvilke lagring utføres og styring av lagringen til et annet tidspunkt når det detekteres koinsidens mellom pulsen som representerer det første lagrings-tidspunkt og en avlesningspuls.

Ytterligere trekk ved . oppfinnelsen vil fremgå av kravene 2-4.

Oppfinnelsen skal nedenfor forklares nærmere under henvisning til tegningene. Fig. 1 viser et blokkskjema for en fleksibel bufferhukommelse ifølge oppfinnelsen. Fig. 2 viser et blokkskjema for en detalj på fig. 1. Fig. 3 viser tidsdiagrammer til forklaring av virke-måten av utførelseseksemplet.

Utførelseseksemplet på fig. 1 har et inngangsregister RI som mottar data fra en linje med en ramme med en lengde på 125 mikrosekunder som deles'i 32 tidsintervaller IT med en lengde.T=3,9 mikrosekunder. Under hvert tidsintervall mottas 8 bits med en periode t = 488 n sekunder. Registeret RI er parallelforbundet med et bufferregister RT i hvilket grupper av 8 bits overføres ved en frekvens T før lagring i en hukommelse RAM med vilkårlig tilgang og som er delt i 32 lagringsposisjoner. Bitgruppene lagres i registre RT i et maksimalt tidsintervall på 3,9 mikrosekunder,

Adressen til hukommelsens lagringsposisjoner i hvilke gruppene av pulser lagres i registeret RT og som skal overføres, frembringes av en lagringsadressegenerator GIS som styres av en rekke tidspulser CK' som tas ut av datastrømmen fra linjen. Avlesningen skjer under styring av en avlesningsadressegenerator GIL hvis utgang leverer adressene til lagringsposisjonene i hvilke pulsgruppene er lagret og som skal avleses på ønskede tidspunkter.

Generatoren GIL styres av tidspulser CK" som leveres av en lokaloscillator OS,

Hensikten med- hukommelsen RAM er å utligne forskyvning mellom pulsrekkene CK' og.CK" og.foreta en endring fra linjetidsstyringen til lokaltidsstyringen. Hukommelsen RAM mottar adressene via en velger DS hvis utgang, leverer lagringsadresser når dens ene inngang s tilføres en puls som- angir tidspunktet når lagringen skal finne sted og på en av utgangene leverer en avlesningsadresse når den andre inngang 1 mottar en puls som indikerer tidspunktet når avlesningen skal.finne sted.

Tidspunktene når lagring og/eller avlesning skal finne sted bestemmes av pulser som leveres av en lagrings-tidsgenerator GTS resp. av en avlesningstidsgenerator GTL,

som er parallelforbundet med lagringsadressegeneratoren GIS resp. avlesningsadressegeneratoren GIL. Under hvert tidsintervall leverer lagringstidsgeneratoren en første utgangs-puls a med en lengde t ved begynnelsen av hvert tidsintervall og en andre utgang leverer en puls b med samme lengde t ved slutten av hvert tidsintervall.

Under hvert tidsintervall T leverer avlesningsadressegeneratoren på sin utgang en puls c med lengde 2t hvor den første halvdel av pulsen representerer et beskyttelses-intervall og den andre halvdel representerer avlesnings-styringen.

Pulsrekken a og pulsrekken c tilføres en styre-

krets CC som når den detekterer koinsidens av pulsene på inngangene, påvirker en koplingsinnretning SC som sammen med styrekretsen CC danner styreinnretningen MC.

Koplingsinnretningen SC vil normalt på utgangen

levere pulsrekken a og også pulsrekken b når styrekretsen CC detekterer koinsidens. Særlig styreinnretningen MC styrer forskyvningen av lagringspulsene i forhold til avlesningspulsene og forsinkelse av lagringen ved samtidig opptreden av en avlesning.

Hukommelsen foretar derfor en avlesning på et tidspunkt som bestemmes av pulsen som er i samsvar med utgangen fra lagringsadressegeneratoren GTL under lagringen som normalt skjer ved begynnelsen av tidsintervallet T, utføres ved slutten av et slikt intervall.

Tidspunktet som bestemmes av lagringspulsgeneratoren vil data som identifiseres av adressen fra avlesningsadressegeneratoren GIL opptre på utgangen av hukommelsen RAM og lagres i et utgangsregister RU.

Utgangen fra utgangsregisteret RU er forbundet med

en avsøkningsinnretning SR som styres av tidspulsene med frekvensen CK" som frembringes av lokaloscillatoren OS for sending av pulsgrupper fra registeret RU til anlegget av i orden.

Det skal antas at styreinnretningen MC på fig. 2 arbeider i samsvar med tidsdiagrammene på fig. 3. Fig. 3a og b viser lagringspulser svarende til den første og andre utgang fra lagringsadressegeneratoren GTS, Avlesningspulsene er vist på fig. 3c hvor lagringsstyringen er vist. Styrekretsen CC omfatter en logisk krets P, hvis ene inngang tilføres lagringspulser a mens den andre inngang tilføres avlesnings-pulser c.

Utgangen fra kretsen P^styrer omstillingen av en første bistabil krets FF.^ som bringes i sperret tilstand av pulsene b.

Den negative utgang fra kretsen FF.^ er forbundet

med en inngang i en logisk krets P£hvis andre inngang til-føres pulsene a og hvis tredje inngang tilføres negative av-lesningspulser c.

Utgangen fra kretsen Pp bevirker passeringstilstand

i en andre bistabil krets FF^ som sperres av pulsene b.

Utgangene fra kretsen FF^er tilført en tredje

resp. en fjerde logisk krets P-^jP^hvis andre inngang tilføres pulsrekkene a resp. b. Kretsene P-^ og P^leverer en logisk sum til en logisk krets P^ og danner sammen med disse koplingsinnretningen SC.

Det skal antas at styrekretsen CC mottar en puls b som bestemmer sperringen av kretsene FF-^og FF^av hvilke den sistnevnte åpner kretsen P^og forbereder koplingsinnretningen SC for å avgi en puls b.

Når inngangen i styrekretsen CC tilføres en puls a som ikke opptrer samtidig med avlesningspulsen c, vil utgangen fra kretsen ?2levere en puls som bestemmer passeringstilstand i kretsen FF£og derved åpner kretsen P^hvis utgang leverer pulser a som vist på fig. 3a.

Når styrekretsen CC mottar pulsen b etterfulgt av pulsen a, vil kretsene FF^og FF^ sperres og følgelig vil kretsen P^åpnes og sende pulsen b for en etterfølgende lagringsfase.

Fig. 3b' viser det tilfelle hvor avlesningspulsen c opptrer samtidig med pulsen a slik at utgangen fra kretsen P^vil påvirke kretsen FF^slik at dennes negative utgang vil energisere utgangen fra kretsen P^ i sin passerbare tilstand.

Under disse forhold vil kretsen FF^forbli sperret slik at kretsen P^ åpnes for pulsrekken b. Fig. 3c viser det tilfelle hvor beskyttelsesintervallet for avlesningspulsen c delvis faller sammen med lagringspulsen a. Dette kan be-virke en ubestemt tilstand for styrekretsen CC som kan levere enten pulsen a eller b. Leveringen av pulsen a vil opptre i det tilfellet hvor en koinsidens ikke er lang nok til å detekteres av kretsen P^. I dette tilfellet vil ikke hukommelsen RAM lide under denne ubestemthet, fordi både avlesningspulsen a og den effektive avlesningspuls ikke opptrer samtidig slik at det skjer riktig avlesning og lagring. Fig. 3d viser det tilfellet hvor koinsidens opptrer mellom pulsen a og beskyttelsesintervallet for avlesningspulsen c som er lang nok for å detekteres av kretsen P^som ifølge utførelseseksemplet styrer leveringen av pulsrekken b. Sluttelig viser fig. 3e det tilfellet hvor en del av lagringspulsen a opptrer samtidig med en del av avlesningspulsen c. I dette tilfellet må styrekretsen CC styre leveringen.vav pulsen b selv om kretsen P1ikke detekterer koinsidens fordi den er meget kort.

Tilstedeværelsen av pulsen c innebærer energisering av utgangen fra kretsen P ?°S bevirker således ingen passeringstilstand i kretsen FF,-, som forblir sperret og mullig-gjør at kretsen P^leverer pulsen b.

Claims (4)

1. Fleksibel bufferhukommelse for synkrondemultiplekser, særlig for tidsoppdelte overføringsanlegg, omfattende et inngangsregister med en lagringsposisjoner som tilføres en pulsrekke med en periode t fra en linje, et bufferregister som parallelt mottar data fra inngangsregisteret med en periodisitet T=n.t, en hukommelse med vilkårlig tilgang hvis datainngang er forbundet med dataregisteret, en lagringsadressegenerator som styres av tidspulser CK' fra linjen og leverer den adresse i hukommelsen som dataene fra bufferregisteret skal lagres i, og en avlesningsadressegenerator som styres av tidspulsene CK" fra en lokaloscillator som leverer adresser til hukommelsen for data som skal overføres til utgangsregisteret, karakterisert ved at lagringsadressegeneratoren (GIS) er parallelforbundet med en lagringstidsgerierator (CTS) som på en første utgang leverer en første pulsrekke (a) med en lengde + ved begynnelsen av hvert tidsintervall T, og på en andre utgang en andre pulsrekke (b) med en lengde t ved slutten av hvert intervall T, at en avlesningstidsgenerator (GTL) leverer en tredje pulsrekke (c) med periode T og lengde 2t og er parallell-forbundet med avlesningsadressegeneratoren (GIL), og en styreinnretning (MC) som detekterer koinsidens mellom pulsene i den første pulsrekke (å) og den tredje pulsrekke (c) og sender den andre pulsrekke (b) til hukommelsen (RAM) og/eller den første pulsrekke (a) ved opptreden av eller manglende opptreden av koinsidens.

2. Hukommelse ifølge krav 1, karakteri s;-e r :.t ved at styreinnretningen (MC) omfatter en styrekrets (CC) som mates med den første, andre og tredje pulsrékke (a,b,c) og energiserer en første utgang (d) eller en andre utgang (e) ved opptreden av eller manglende opptreden av koinsidens, og en koplingsinnretning (SC) hvis utgang leverer den første pulsrekke eller den andre pulsrekke ved energisering av den første utgang (d) eller den andre utgang (e) fra styreinnretningen (MC).

3. Hukommelse ifølge krav 2, karakterisert ved at styreinnretningen (MC) omfatter en første logisk krets (P]_) som tilføres den første (a) og den tredje pulsrekke (c) og hvis utgang bringer en første bistabil krets (FF^ ) i passer- bar tilstand og den andre pulsrekke (b) bringer kretsen i sperret tilstand, og en andre logisk krets (P2 ) hvis første inngang er forbundet med utgangen fra den første bistabile krets (FF^ ) hvis andre inngang tilføres den første pulsrekke, hvis tredje inngang tilføres den tredje pulsrekke invertert, og hvis utgang bringer en andre bistabil krets (FF^ ) i passer-bar tilstand og hvis sperrede tilstand bibringes av den andre pulsrekke (b), og utganger (d,e) fra den andre bistabile krets danner utgangene fra styrekretsen (CC).

4. Hukommelse ifølge krav 1, karakterisert ved at den første halvdel av hver puls i den tredje pulsrekke (c) representerer beskyttelsesintervallet, mens den andre halvdel representerer avlesningsstyring.