NO144812B - Fremgangsmaate og koblingsanordning til taktregenerering av digitale tegnelementer - Google Patents

Description

Den foreliggende oppfinnelse vedrører en fremgangsmåte

til taktregenerering av digitale tegnelementer som mottas over en overføringsvei, fra hvilke der ved hjelp av en taktekstraktor med en filterkobling og et forsinkelsesledd frembringes en forsinket taktpulssekvens, hvis pulsfrekvens er lik de mottatte digitale tegnelementers grunnfrekvens, og ved hvis hjelp de ankommende digitale tegnelementer i det minste tilnærmet i deres kronologiske midtpunkt avtastes og videreføres uten forsinkelse.

Oppfinnelsen vedrører også en koblingsanordning til gjen-nomføring av fremgangsmåten.

Ved overføring av digitale tegnelementer over en ledning forekommer det ofte at pulsformen undergår forvrengninger som kompenseres med pulsregeneratorer. En slik pulsregeherator kan settes sammen av en pulsamplityde-regenerator, en taktpuls-regenerator bg en pulsform-regenerator, og taktpulsgene-ratoren kan bestå av en terskelverdikobler, et lagringsledd, en taktkobler og en taktekstraktor.

En slik taktpulsgenerator kan f.eks. arbeide på den måte at det respektive digitalé tegnelement blir avtastet ved be-gynnelsen av et bit-tidsrom og lagret i en flip-flop hvor det forblir lagret under hele bit-tidsrommet, og at det i flip-flopen lagrede tegnelement først blir utlest under annen halvdel av bit-tidsrommet ved hjelp av en samménknytningskobling.

En taktpulsgenerator som arbeider på denne måte, kan være oppbygget med en flip-flop som lagringsledd, med et OG-ledd som taktkobler og med en svingekrets og en av LC-ledd sammensatt forsinkelseskjede som taktekstraktor.

Ved monolittisk integrering i såkalte brikker viser en slik taktpulsgenerator seg imidlertid å være relativt kostbar, særlig i betraktning av antallet av nødvendige transistorer. Dessuten er LC-leddene neppe tilgjengelige for integrering.

Hensikten med den foreliggende oppfinnelse er nå å gi anvisning på'-en fremgangsmåte til taktgeherering som lar seg realisere med en koblingsanordning som krever mindre påkostning og er lettere tilgjengelig for integrering.

Fremgangsmåten ifølge oppfinnelsen er karakterisert ved at de mottatte digitale tegnelementer påvirkes av en terskelverdikobler, ved hvis hjelp der derfra avledes et tog av digitale pulser, og at der etter terskelverdikobleren er koblet en lagrings- og logikkobling, ved hvis hjelp der fremskaffes en med avtastingen av den aktuelle avledede puls begynnende og med enden av den aktuelle taktpuls avsluttende videreføring av de avledede digitale pulser.

Fremgangsmåten ifølge oppfinnelsen kan fordelaktig gjen-nomføres ved hjelp av en koblingsanordning som er karakterisert ved at at lagrings- og logikkoblingen innbefatter et lagringsledd med to logikk-sammenknytningsledd som på utgangssiden er sammenfattet over et ytterligere sammenknytningsledd, og hvorav det ene ved sine to innganger pådras med taktpulssekvensen og med de av terskelverdikobleren avgitte pulser, og hvorav den annen ved sine to inngagner pådras med den inverterte taktpulssekvens og med utgangssignalet fra det ytterligere sammenknytningsledd, samt en taktkobler som dannes enten av det annet sammenknytningsledd eller et ekstra logikk-sammenknytningsledd som på inngangssiden pådras med utgangssignalet fra det nevnte ytterligere sammenknytningsledd og med den inverterte taktpulssekvens.

En slik koblingsanordning har fordelen av å representere en relativt liten påkostning, en fordel som foreligger selv i tilfellet av en integrering av koblingen.

Som en videre utformning av oppfinnelsen kan lagringsleddet ha to logiske ELLER-sammenknytninger som er sammenfattet via en logisk OG-sammenknytning, og hvorav den ene ved sine to innganger pådras med taktpulssekvensen og med de av terskelverdikobleren avgitte pulser, og hvorav den annen ved sine to innfanger pådras med den inverterte taktpulssekvens og med utgangssignalet fra den logiske OG-sammenknytning, samtidig som taktkobleren kan dannes av den sistnevnte logiske ELLER-sammenknytning .

En slik utformning av koblingsanordningen gjør det mulig

å realisere denne på særlig billig måte i forbindelse med monolittisk integrering, særlig under anvendelse av den såkalte EFL-teknikk (Emitter-Function-Logic, IEEE Journal of Solid-State

Circuits, vol. sc-8, nr. 5, oktober 1973) .

Denne fordel økes ytterligere ved at forsinkelses leddet i" en viderutvikling av oppfinnelsen bare består av minst ett kondensator-motstandsledd og minst ett differanseforsterkertrinn, og i den forbindelse- kan kondensator-motstandsleddets motstand dannes av utgangsmotstanden for et differanse-forster-kertrinn

Til taktregenerering av ternære tegnelementer kan der f.eks. benyttes en terskelverdikobler med tre områder og med to utganger som er tilordnet de to ytre områder og etterfølges av hvert sitt lagringsledd og hver sin taktkobler.

Terskelverdikobleren med tre områder kan som videre utformning av oppfinnelsen få de ternære tegnelementer tilført over en transformator hvis sekundærvikling via etmiduttak er tilsluttet et forsyningspotensial, samtidig som terskelverdikobleren med tre områder kan ha tre transistorer hvis emittere er tilsluttet en felles strømkilde, og hvorav to og to danner enda en differanseforsterker. Terkselverdikobleren, forsinkelsesleddet, kondensatoren, lagringsleddet, resp. lagrings-léddene, og taktkobleren kan i det minste delvis være monolittisk integrert på en felles brikke, og integreringen kan da i det minste delvis skje i såkalt EFL-teknikk.

Oppfinnelsen skal nå belyses nærmere ved utførelsesek-semplér under henvisning til tegningen. Fig. 1 viser den prinsipielle oppbygning av en taktpulsgenerator som arbeider i. samsvar méd oppfinnelsen. Fig. 2 viser eh. taktékstraktor hos en slik taktpulsgenerator. Fig. 3 viser koblingen for en terskelverdikobler med tre

områder•ved!en slik taktpulsgenerator.

På fig. 4 ses den intégrerbare del av en pseudoternær taktpulsgenerator som arbeider etter fremgangsmåten ifølge oppfinnelsen.

Taktpulsgéneratoren på fig. 1 har en terkselverdikobler SW og en taktkobler TS som er etterkoblet terskelverdikobleren over et lagringsledd SG. I det viste utførelselseksempel inn-går taktkobleren TS samtidig i lagringsleddet SG. Dessuten er der med terskelverdikobleren SW forbundet en taktékstraktor TE som kan bestå av en forsinkelseskobling og en filterkobling, slik det vil bli belyst nærmere under henvisning til fig. 2.

Lagringsleddet SG på fig. 1 består av to ELLER-ledd Sl og S2 som på utgangssiden er sammenfattet via et OG-ledd U,

hvis utgang er forbundet med inngangen til det annet ELLER-

ledd S2. Inngangen til ELLER-leddet Sl utgjør tillike inngangen D til et lagringsledd SG, og utgangen fra ELLER-leddet S2 utgjør samtidig utgangen Q fra lagringsleddet SG. De andre innganger til ELLER-leddene Sl og S2 pådras, med taktene henholdsvis T og T fra taktekstraktoren TE.

Ved den fremgangsmåte til taktregenerering som oppfinnelsen går ut på, går man ut fra den betraktning at det digitale tegnelement for sekvenskoblingen bare behøves under en halvdel av det respektive bit-tidsrom. Derfor er det i anord-ningen på fig. 1 mulig å benytte ELLER-leddet S2 som taktkobler TS. Denne kobling virker som følger: Ut fra de med dirring beheftede tegnelementer ("inn" på fig. 1) fås dels de forsin-kede dirringsfrie taktpulssekvenser T og T over taktekstraktoren TE og dels en ennå med dirring beheftet sekvens av i det minste tilnærmet rektangulære digitale pulser D. Pulssekvensen T, hvis pulsfrekvens er lik de mottatte digitale tegnelementers grunnfrekvens, blir forsinket slik at ankommende, nesten rektangulære digitale pulser D ved dens hjelp blir avtastet i det minste tilnærmet i sitt kronologiske midtpunkt ved overgangen fra T = 0 til T = 1. Det vil si uavhengig av D og av dirringen gjelder for T = 0 eller T = 1, Q = 1, hvor Q betegner tilstanden av utgangen fra taktkobleren TS; for T = 1 eller T = 0

blir Q lik tilstanden av den digitale puls D som foreligger ved inngangen D til lagringsleddet SG i øyeblikket for taktomkob-lingen fra T =. 0 til T = 1. Således fås de digitale signaler med takt T direkte og befridd for dirring. Følgelig behøver . lagringsleddet SG bare tre logiske sammenknytninger (fig. 1). Sammenlignet med dette behøver en D-flip-flop seks logiske sammenknytninger.

Taktekstraktoren på fig. 2 er utført som passiv svingekrets FS med etterkoblet tre- eller firetrinnsforsterker og frembringer taktpulsene for lagringsleddet SG samt forskyver samtidig taktpulsenes t.aktflanker slik at de blir liggende i

midten av de såkalte "øyensignaler".

Første differanseforsterkertrinn (fig. 2)'består av to transistorer Tl og T2 og omdanner-det ved basisen foreliggende sinussignal til et rektangelsignal. Kondensatoren C mellom kollektorene hos de to transistorer T3 og T4 deformerer rek-tangelsignalene slik at tredje trinn.méd transistorene T5 og T6 gjennomkobler forsinket. Dette og eventuelt et fjerde trinn

tjener til å gjøre dé deformerte-rektangelsignaler•rektangu-lære igjen. Ved den ovenfor beskrevne forsterkerkobling oppnås forsinkelser på t = 40 - 130 nsek. Slike koblinger kan anvendes istedenfor passive forsinkelsesledninger; Fordelen ved dem ligger dels i deres høye ohmverdier og dels i at de prismessig

faller.gunstig. Den anvendte kondensator C ligger i pF-området, så.der også kan anvendes integrerte kondensatorer. Ved denne form for forsinkelse oppstår der ingen dirring.

Ofte har man å gjøre med en ternær eller pseudoternær sekvéns av digitale tegnelementer som det erom å gjøre å re-- genere. Som eft vider utformning av oppfinnelsen-tar kbblings-anordningen på fig. 3 hensyn til ét slikt tilfelle. Denne an-ordning består av tre transistorer T9, T10 og Til hvis emittere er forbundet med hverandre og via en strømkilde II er forbundet med jord eller med et referansepotensial. Kollektorene hos transistorene T9, T10 og Til er over hver sin-motstand til-koblet en spenningskilde Vcc. Basis hos transistoren T10 og basis hos transistoren Til er forbundet med sekundærviklingen på en transformator Tr som har et midtuttak på et referansepotensial Uo. Ved basis hos transistoren T9 tilføres en referansespenning UM. Denne kobling omdanner den ankommende ternære sekvens av digitale tegnelementer, f.eks. PCM-signaler, til to binære sekvenser av digitale signaler, f.eks. et positivt og et negativt PCM-signal, PCM+, PCM-. Har PCM-signalet høyere spenning enn verdien UM, ■ leder transistoren T10, og ved dens kollektor oppstår et logisk "0". Hair PCM-signalet lavere spenning enn verdien Um = 2.UO-UM, leder transistoren Til, og ved dens kollektor oppstår et logisk "0". Ligger PCM-signalet mellom verdiene Um og UM, oppstår der ved utgangen fra koblingen et logsisk "1". Signalene PCM+ og PCM- ved kollektorene hos transistorene henholdsvis T10 og Til danner inngangssigna-lene for de to lagre. Samtidig står ved emitterne hos de tre transistorene T9, T10 og Til det til UM avskårne øyensignal til rådighet for ansporing av svingekretsen.

På fig. 4 er der vist et eksempel på en kobling for den integrerte,taktregenerering. Denne metode kan uttrykkes i enkel form ved ligningene

(D + T) (T + x) = x

Q = T + x

hvor D (fig. 1) betyr det positive, resp. det negative,-PCM-signal og Q det positive, resp. det negative, utgangssignal Q fra lagringsleddet SG. De logiske sammenknytninger som forekommer i disse eller i andre ekvivalente ligninger, kan reali-seres på forskjellig måte med transistorkoblinger. Lagringsleddene SGP og SGN på fig. 4 representerer et eksempel på dette. Et slikt lagringsledd SG består prinsipielt av seks transistorer T12, T13, T14, T15, T16 og T17 og en strømkilde 12. Emitterne hos transistorene T12 og T14 er forbundet med kollektoren hos transistoren T13, og emitterne hos transistorene T15 og T17 er forbundet med kollektoren. hos transistoren T16. Emitterne hos transistorene T13 og T16 er tilsluttet en felles strømkilde 12. Basis hos transistoren T14 og basis hos transistoren T17 er i fellesskap tilsluttet en referansespenning. Kollektorene hos transistorene T14 og T15 er forbundet med basis hos transistoren T12, samtidig som kollektorene hos transistorene T12, T14 og T17 over hver sin motstand er tilsluttet spenningskilden Vcc.

Motstandene ved kollektorene hos transistorene T9 (fig. 3) og T17 (fig. 4) kan også velges med en vilkårlig liten verdi.

Fig. 4 viser dessuten terskelverdikobleren SW med tre omrider. Denne består av en strømkilde og tre transistorer, hvorav to og to tiIsammen danner enda en differanseforsterker. På fig. 4 er der likeledes vist et transistorisert forsinkelsesledd VS som har et fjerde differanseforsterkertrinn bestående av transistorer T7 og T8.

Ved polaritetsskift ved inngangen til forsinkelsekoblingen VS og/eller ved inngangen til terskelverdikobleren SW og/eller ved inngangene til egnede lagringsledd kan man på enkel måte avlede andre koblingsanordninger til gjennomførelse- av den be-

skrevne fremgangsmåte.

Alt i alt behøver den integrerte kobling ifølge dette eksempel bare 23 transistorer:og 1 multippélstrømkilde. En vanlig i handelen forekommende utførelse av en monolittisk inte-grerbar monochip som har 69 npn-transistorer, gjør. det mulig å ■ !'anvende:de øvrige transistorer'for andre formål, som f.eks. for forsterkerne i en forvreningskorreksjonsdel.

Claims (10)

1.. Fremgangsmåte til taktregenerering av digitale tegnelementer som, mottas over en overføringsvei, fra hvilke der ved hjelp av en taktékstraktor med,en filterkobling og et forsinkelsesledd frembringes en forsinket taktpulssekvens, hvis pulsfrekvens er lik de mottatte digitale tegnelementers grunnfrekvens, og ved hvis hjelp de ankommende digitale tegnelementer i det minste tilnærmet i deres kronologiske midtpunkt avtastes og videreføres uten forsinkelse, karakterisert ved at de mottatte.digitale'tegnelementer påvirkes av en terskelverdikobler (SW) , ved hvis hjelp der derfra avledes et tog av digitale pulser, og at der etter terskelverdikobleren (SW) er koblet en lagrings- og logikkobling (SG, TS), ved hvis hjelp der fremskaffes en med avtastingen av den aktuelle avledede puls begynnende og med enden av den aktuelle, taktpuls.avsluttende videreføring av de avledede digitale pulser.

2. Koblingsanordning til gjennomførelse av en fremgangsmåte som angitt i krav 1, k a r, a k t e r i. s e r t. v e d at lagrings- og logikkoblingen innbefatter et lagringsledd (SG) med to .logikk-sammenknytningsledd (Sl, S2) som på utgangssiden er sammenfattet over et ytterligere sammenknytningsledd (U), og hvorav det ene (Sl) ved sine to innganger pådras med takt-pulssekvenseri (T) og med de av terskelverdikobleren avgitte pulser, og hvorav den annen (S2) ved sine to innganger pådras med den inverterte taktpulssekvens (T) og med utgangssignalet fra det ytterligere sammenknytningsledd (U), samt en taktkobler som dannes enten av det annet sammenknytningsledd (S2) eller et ekstra logikk-sammenknytningsledd som på inngangssiden pådras med utgangssignalet fra det nevnte ytterligere sammenknytningsledd (U) og med den inverterte taktpulssekvens (T).

3. Koblingsanordning som angitt i krav 2, karakterisert ved at lagringsleddet (SG) oppviser to logiske ELLER-sammenknytninger som på utgangssidan er sammenfattet over en logisk OG-sammenknytning (U), og hvorav den ene (Sl) ved sine to innganger pådras med taktpulssekvensen (T) og med de av terskelverdikobleren (SW) avgitte pulser, og hvorav den annen (S2) ved sine to innganger pådras med den inverterte taktpulssekvens (T) og med utgangssignalet fra den logiske OG-sammenknytning (U), og at taktkobleren (TS) dannes av den sistnevnte annen logiske ELLER-sammenknytning (S2).

4. Koblingsanordning som angitt i krav 2 eller 3, karakterisert ved at forsinkelsesleddet (VS) bare består av minst ett kondensatormotstandsledd og minst ett differanseforsterkertrinn.

5. Koblingsanordning som angitt i krav 4, karakterisert ved. at kondensator-motstandsleddets motstand dannes av utgangsmotstanden for et differanseforsterkertrinn.

6. Koblingsanordning som angitt i krav 2 eller 3, karakterisert ved at der til taktregenerering av ternære tegnelementer tjener en terskelverdikobler (SW) med tre områder og med to utganger (PCM-, PCM+) som er tilordnet de to ytre områder, og som etterfølges av hvert sitt lagringsledd (SGP, SGN) og hver sin taktkobler.

7. Koblingsanordning som angitt i krav 6, karakterisert ved at terskelverdikobleren (SW) méd tre områder får de ternære tegnelementer tilført over en transformator (Tr) som med sijtt midtpunkt ligger på et forskyvningspoten-sial (Uo), og at terskelverdikobleren (SW) med tre områder har tre transistorer (T9, T10, Til) hvis emittere er tilsluttet en felles strømkilde (II) , og hvorav to og to danner en différanse-forsterker.

8. Koblingsanordning som angitt i krav 2, karakterisert ved at terskelverdikobleren (SW), forsinkelsesleddet (VS), kondensatoren (C), lagringsleddene (SGP, SGN) og taktkobleren (TS) i det minste delvis er monolittisk integrert på en felles brikke.

9. Koblingsanordning som angitt i krav 8, karakterisert ved at den monolittiske integrering i det minste delvis er realisert i såkalt Emitter-Function-Logic-teknikk.

10. Koblingsanordning som angitt i krav 8 eller 9, karakterisert ved at det monolittisk integrerte lagringsledd (SG) har en første og en annen transistor (henholdsvis T12 og T13, fig. 4) hvis kollektor-emitter-strekninger er koblet i serie innbyrdes, samtidig som den første transistors (T12) kollektor er tilsluttet en spenningskilde (Vcc) over en motstand, den annen transistors (T13) emitter er tilsluttet et referansepotensial via en strømkilde (12) og den felles tilslut-ning til de to transistorer (T12, T13) er tilsluttet emitteren hos en tredje transistor (T14), hvis kollektor er forbundet med spenningskilden (Vcc) over en motstand og er forbundet med den første transistors (T12) basis og med kollektoren hos en fjerde transistor (T15), hvis emitter via en femte transistors (T16) kollektor-emitterstrekning sammen med den annen transistors (T13) emitter er tilsluttet strømkilden (12) og er forbundet med emitteren hos en sjette transistor (T17), hvis basis er forbundet med basis hos den tredje transistor (T14) og tilsluttet et felles referansepotensial, samt hvis kollektor er tilsluttet en spenningskilde (Vcc) over en motstand.