KR980011897A - Method of forming metal wiring - Google Patents
Method of forming metal wiring Download PDFInfo
- Publication number
- KR980011897A KR980011897A KR1019960030588A KR19960030588A KR980011897A KR 980011897 A KR980011897 A KR 980011897A KR 1019960030588 A KR1019960030588 A KR 1019960030588A KR 19960030588 A KR19960030588 A KR 19960030588A KR 980011897 A KR980011897 A KR 980011897A
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- film
- layer
- lower film
- interface
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76859—After-treatment introducing at least one additional element into the layer by ion implantation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 배선금속박막과 하부절연막의 부착(Adhesion)력이 증대되도록 하는데 적당한 금속박막 형성방법에 관한 것으로, 일실시예는 반도체층과 절연막 등을 포함하여 구성되는 하부막 위에 금속을 증착하는 단계와, 그 금속막과 하부막이 이루는 계면부에 도판트 확산층을 형성하는 단계를 포함하여 이루어지고, 다른 실시예는 반도체층과 절연막 등을 포함하여 구성되는 하부막 위에 제1금속을 증착하는 단계와, 그 제1금속막과 하부막이 이루는 계면부에 도판트 확산층을 형성하는 단계와, 상기 제1금속막 위에 제2금속을 증착하는 단계를 포함하여 이루어지는 것을 요지로 한다. 이때 상기 도판트 확산층은 소정의 도전형 이온이 상기 금속막(제1금속막)을 통해 주입되어 형성되는 것으로, 그 금속막(제1금속막)과 하부막이 이루는 계면부에서 정규분포로 형성된다. 이와 같은 도판트 확산층은 그 각각의 도판트가 금속분자와 하부막분자에 에너지를 전달하게 되고, 에너지를 전달받은 금속분자와 하부막분자는 계면을 향해 이동하여 상대 영역으로 확산된다. 따라서, 상기 금속막(제1금속막)의 하층부와 하부막의 상층부에 금속분자-하부막분자 혼합층이 형성됨으로써, 그 금속층과 하부층의 부착력이 향상된다.The present invention relates to a method of forming a metal thin film suitable for increasing the adhesion force between a wiring metal thin film and a lower insulating film, and in one embodiment, depositing a metal on a lower film including a semiconductor layer and an insulating film, And a step of forming a dopant diffusion layer on the interface between the metal film and the lower film. In another embodiment, the step of depositing the first metal on the lower film includes a semiconductor layer and an insulating film, Forming a diffusion layer on the interface between the first metal film and the lower film, and depositing a second metal on the first metal film. At this time, the dopant diffusion layer is formed by injecting predetermined conductive ions through the metal film (first metal film), and is formed in a normal distribution at the interface portion formed by the metal film (first metal film) and the lower film . In such a dopant diffusion layer, each dopant transfers energy to the metal molecules and the lower film molecules, and the metal molecules and the lower film molecules, which transfer the energy, migrate toward the interface and diffuse to the opposite region. Therefore, the metal-lower film molecular mixed layer is formed on the lower layer portion of the metal film (first metal film) and the upper layer portion of the lower film, so that the adhesion between the metal layer and the lower layer is improved.
Description
제1도의 (가) 내지 (다)는 본 발명에 따른 금속배선 형성방법의 일실시예를 도시한 공정수순도.1 (a) to 1 (c) are process flow charts showing one embodiment of the metal wiring forming method according to the present invention.
제2도는 상기 제1도에서 설명한 이온주입층의 이온분포농도를 나타낸 그래프.FIG. 2 is a graph showing the ion distribution density of the ion-implanted layer described in FIG.
제3도는 상기 제1도에 도시된 알루미늄-이산화실리콘 혼합층 단면도.FIG. 3 is a cross-sectional view of the aluminum-silicon dioxide mixed layer shown in FIG. 1; FIG.
제4도는 본 발명에 따른 금속배선 형성방법의 다른 실시예를 도시한 단면도.FIG. 4 is a sectional view showing another embodiment of the metal wiring forming method according to the present invention. FIG.
* 도면의 주요부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS
11 : 실리콘기판 12 : 실리콘산화막11: silicon substrate 12: silicon oxide film
13,13a,13b : 알루미늄층 14 : 알루미늄-아산화실리콘 혼합층13, 13a, 13b: aluminum layer 14: aluminum-silicon oxide mixed layer
Rp : 투사범위Rp: Projection range
봄 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 특히 배선금속층과 그의 하부에 있는 반도체층이나 절연층의 부착(Adhesion)력이 증대되도록 하는데 적당한 금속박막 형성방법에 관한 것이다. 반도체소자의 제조공정은 반도체층이나 절연층 등과 같은 일반적인 하부막질 위에 금속박막을 형성한 후, 그 금속박막을 포토/에치(Photo/Etch)하여 배선패턴을 형성하는 금속배선공정을 포함한다. 이때 상기 금속박막은 스퍼터링법으로 증착된 알루미늄박막(A1)이나 그 합금의 박막층으로 구성되고, 반도체층은 주로 실리콘층으로 구성된다. 이와 같은 금속배선공정에 대한 종래 기술은 금속박막과 그 하부의 반도체층 및 절연층의 부착을 증대시킴과 아울러 전기접촉을 향상시키기 위한 열처리(얼로이) 공정을 포함하여 이루어졌다. 그러나 상기 종래 기술은 금속을 증착한 후, 포토/에치 공정을 하는 경우에 상기 금속층이 들뜨게 되는 문제점이 있었다. 이는, 특히 금속박막과 그 하부에 있는 산화막의 부착이 좋지 않기 때문이다. 이에 본 발명은 상기와 같은 종래 문제점을 해결하기 위하여 창안한 것으로, 금속을 증착한 후, 그 금속박막과 하부에 있는 절연막이 이루는 계면부에 도판트 확산층을 형성함으로써, 그 금속박막과 하부절연막의 부착(Adhesion)력이 증대되도록 하는데 적당한 금속박막 형성방법을 제공함에 목적이 있다. 상기 목적을 달성하기 위한 본 발명에 따른 금속배선 형성방법의 일실시예는 반도체층과 절연막 등을 포함하여 구성되는 하부막 위에 금속을 증착하는 단계와, 그 금속막과 하부막이 이루는 계면부에 도판트 확산층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다. 그리고 상기 목적을 달성하기 위한 본 발명에 따른 금속배선 형성방법의 다른 실시예는 반도체층과 절연막 등을 포함하여 구성되는 하부막 위에 제1금속을 증착하는 단계와, 그 제1금속막과 하부막이 이루는 게면부에 도판트 확산층을 형성하는 단계와, 상기 제1금속막 위에 제2금속을 증착하는 단계를 포함하여 이루어지는 것을 특징으로 한다. 특히 상기 도판트 확산층은 소정의 도전형 이온을 상기 금속막(제1금속막)을 통해 주입되어 형성하는 것으로, 그 금속막(제1금속막)과 하부막이 이루는 게면부에서 분포되도록 형성된다. 한편, 상기 일실시예와 다른실시예에 있어서, 상기 도판트 확산층을 형성하는 단계는, 그 확산층에 주입된 이온이 같은 영역에 있는 금속분자와 하부막분자에 에너지를 전달하는 과정과, 상기와 같이 에너지를 전달받은 금속분자와 하부막분자가 각각 상기 계면으로 이동하는 과정과, 상기와 같이 계면쪽으로 이동하는 금속분자와 하부막분자가 각기 상기 계면을 통과함과 아울러 하부막과 금속막으로 확산되는 과정을 통해, 상기 하부막의 상층부와 금속막의 하층부에 금속분자-하부막분자 혼합층이 형성하는 단계를 포함한다. 이하 첨부된 도면 제 1-4 도를 참조하여 본 발명을 상세히 설명한다. 제1도의 (가) 내지 (다)는 본 발명에 따른 금속배선 형성방법의 다른 일실시예를 도시한 공정수순도로서, (가)도에 도시된 바와 같이 실리콘기판(11) 위에 증착된 실리콘산화막(12)에 콘택홀을 형성한 후, 스퍼터링법으로 상기 결과물의 전면에 알루미늄(A1)(13)을 증착하고, 이어서 (나)도에 도시된 바와 같이 아르곤이온(Ar+)을 주입한다. 이때 상기 아르곤이온(Ar+) 주입은, 그 주입된 아르곤이온이 알루미늄층(13)과 하부막(11,12)이 이루는 계면을 중심으로 하는 정규(가르시안)분포를 형성할 수 있는 에너지로 선택되어 주입된다. 이에 따라 (다)도에 도시된 바와 같이, 상기와 같이 정규분포를 이룬 불활성 아르곤이온이 각각 그 영역의 알루미늄분자와 이산화실리콘분자에 에너지를 전달함으로써, 에너지를 전달받은 알루미늄분자와 이산화실리콘분자가 각각 계면을 향해 이동하게 되어, 각 영역이 알루미늄분자와 이산화실리콘분자가 혼합된 알루미늄-이산화실리콘 혼합층(14)으로 된다. 한편, 제2도는 상기 제1도에서 설명한 아르곤이온주입층의 이온농도 그래프로서, 이에 도시된 바와 같이 알루미늄층(13)과 하부막(11,12)의 계면을 중심으로, 그 알루미늄층(13)의 하부와 하부막(11,12)의 상부에 대칭적으로 확산된 정규(가우시안)분포를 형성한다. 따라서 상기 아르곤이온주입층의 투사범위(Rp : Projection Range)는 알루미늄층(13)의 두께와 대략적으로 일치하게 되는데, 이는 주입되는 이온의 에너지를 상기 금속막의 종류 및 두께에 따라 결정함으로써, 달성된다. 그리고 제3도는 상기 제2도에 도시된 바와 같이, 알루미늄층(13) 두께를 투사범위(Rp)로하여 정규분포를 이루는 불활성 아르곤이온이, 그 영역의 알루미늄분자와 이산화실리콘분자에 에너지를 전달함에 따라, 에너지를 전달받은 상기 알루미늄분자와 이산화실리콘분자가 각각 계면쪽으로 이동하여, 실리콘산화막(12)과 알루미늄층(13)으로 침투/확산하게 됨으로써, 각각의 영역이 알루미늄-이산화실리콘 혼합층(14)으로 형성된 결과를 나타내는 단면도로서, 그 알루미늄-이산화실리콘 혼합층(14)에 의하여 알루미늄층(13)과 하부막(11,12)의 부착력이 향상됨을 보여준다. 이상에서 설명한 바와 같이, 하부막(11,12)위에 알루미늄층(13)을 증착한 후, 그 투사범위(Rp)가 상기 알루미늄층(13) 두께와 같도록 아르곤이온을 주입하는 본 발명은, 상기 알루미늄층(13)의 하부와 실리콘산화막(12)의 상부에 알루미늄-이산화실리콘 혼합층(14)이 형성됨으로써, 알루미늄층(13)과 하부막(11,12)의 부착력이 증대되는 효과를 준다. 한편, 제4도는 본 발명에 따른 금속배선 형성방법의 다른 실시예를 도시한 단면도로서, 실리콘산화막(12)과 실리콘층(11)을 포함하는 하부막에 콘택홀을 형성한 후, 그 결과물의 전면에 제1금속(13a)을 증착하는 단계와, 그 투사범위(Rp)가 상기 제1금속층(13a)의 두께와 같게 되는 에너지로 아르곤이온(Ar+)을 주입하는 단계와, 상기 제1금속층(13a) 위에 제2금속층(13b)을 증착하는 단계를 포함하여 이루어진 금속공정이 완성된 소자의 단면을 나타낸다. 이때, 상기 제1금속막(13a)과 제2금속막(13b)은 알루미늄(A1)으로 이루어질 수 있다. 이와 같이 두번의 금속증착단계와 제1금속층을 형성한 후 이온을 주입하는 단계를 포함하여 이루어지는 본 발명의 다른 실시예는, 상기 일실시예와 같이, 제1알루미늄층(13a)의 하부와 실리콘산화막(12)의 상부에 알루미늄-이산화실리콘 혼합층(14)이 형성되어, 그 제1알루미늄층(13a)과 실리콘산화막(12)의 부착력이 증대되는 효과가 발생함과 아울러, 제1알루미늄층(13a)을 통해 주입되는 이온이 적은 에너지로도 원하는 깊이 만큼 주입되기 때문에 이상적인 이온주입층을 얻을 수 있는 장점이 있다The present invention relates to a metal wiring forming method of a semiconductor device, and more particularly, to a metal thin film forming method suitable for increasing the adhesion force between a wiring metal layer and a semiconductor layer or an insulating layer thereunder. A manufacturing process of a semiconductor device includes a metal wiring process in which a metal thin film is formed on a general lower film such as a semiconductor layer or an insulating layer and then photoetching / etching the metal thin film to form a wiring pattern. At this time, the metal thin film is composed of a thin film layer of an aluminum thin film A1 or an alloy thereof deposited by a sputtering method, and the semiconductor layer is mainly composed of a silicon layer. The prior art for the metal wiring process includes a heat treatment (Alloy) process for enhancing adhesion of a metal thin film and a semiconductor layer and an insulating layer thereunder, and for improving electrical contact. However, the conventional technique has a problem in that the metal layer is excited when a photo / etch process is performed after depositing a metal. This is because adhesion of the metal thin film and the underlying oxide film is not good. DISCLOSURE Technical Problem Accordingly, the present invention has been made to solve the above-mentioned problems occurring in the prior art, and it is an object of the present invention to provide a metal thin film and a lower insulating film It is an object of the present invention to provide a metal thin film forming method suitable for increasing the adhesion force. According to another aspect of the present invention, there is provided a method of forming a metal wiring, comprising: depositing a metal on a lower film including a semiconductor layer and an insulating film; Diffusion layer is formed on the surface of the substrate. According to another aspect of the present invention, there is provided a method of forming a metal line, the method including depositing a first metal on a lower layer including a semiconductor layer and an insulating layer, Forming a dopant diffusion layer on the surface of the first metal film; and depositing a second metal on the first metal film. Particularly, the dopant diffusion layer is formed by injecting predetermined conductive ions through the metal film (first metal film), and is formed so as to be distributed in a surface area formed by the metal film (first metal film) and the lower film. According to another embodiment of the present invention, the step of forming the dopant diffusion layer includes the steps of transferring energy to the metal molecules and the lower film molecules in the same region of the ions implanted in the diffusion layer, The metal molecules and the lower film molecules, which are transferred to the interface, move to the interface, and the metal molecules and the lower film molecules, which move toward the interface, pass through the interface and spread to the lower film and the metal film, Forming a mixture of metal molecule-lower film molecules on the upper layer of the lower film and the lower layer of the metal film. Hereinafter, the present invention will be described in detail with reference to FIGS. 1 (a) to 1 (c) are process flow charts showing another embodiment of a metal wiring forming method according to the present invention. As shown in FIG. 1, a silicon substrate 11 After the contact hole is formed in the oxide film 12, aluminum (Al) 13 is deposited on the entire surface of the resultant by sputtering, and then argon ions (Ar + ) are implanted as shown in FIG. . At this time, the argon ion (Ar.sup. + ) Implantation is performed by an energy capable of forming a regular (Garcian) distribution about the interface between the aluminum layer 13 and the lower films 11 and 12 Are selected and injected. As shown in (c), as described above, the inert gas ions having the normal distribution as described above transfer energy to the aluminum molecules and the silicon dioxide molecules in the respective regions, whereby the aluminum molecules and the silicon dioxide molecules So that each region becomes an aluminum-silicon dioxide mixed layer 14 in which aluminum molecules and silicon dioxide molecules are mixed. FIG. 2 is a graph showing the ion concentration of the argon ion-implanted layer described in FIG. 1. As shown in FIG. 2, the aluminum layer 13 is formed around the interface between the aluminum layer 13 and the lower films 11 and 12 (Gaussian) distribution symmetrically diffused on the lower part of the lower film 11 and the upper part of the lower film 11, 12. Therefore, the projection range (Rp: projection range) of the argon ion-implanted layer is approximately equal to the thickness of the aluminum layer 13, which is achieved by determining the energy of ions to be implanted according to the type and thickness of the metal film . 3, as shown in FIG. 2, inert argon ions having a normal distribution with the thickness of the aluminum layer 13 as the projection range Rp transmit energy to aluminum molecules and silicon dioxide molecules in the region The aluminum molecules and the silicon dioxide molecules which have transferred the energy are moved toward the interface and penetrate / diffuse into the silicon oxide film 12 and the aluminum layer 13, respectively, so that each region is sandwiched between the aluminum-silicon dioxide mixed layer 14 ), Showing that the adhesion between the aluminum layer 13 and the lower films 11 and 12 is improved by the aluminum-silicon dioxide mixed layer 14. In this case, As described above, the present invention, in which the aluminum layer 13 is deposited on the lower films 11 and 12, and then the argon ions are injected so that the projection range Rp is equal to the thickness of the aluminum layer 13, The aluminum-silicon dioxide mixed layer 14 is formed on the lower portion of the aluminum layer 13 and the upper portion of the silicon oxide layer 12 to increase the adhesion between the aluminum layer 13 and the lower layers 11 and 12 . 4 is a cross-sectional view illustrating another embodiment of a metal wiring forming method according to the present invention. After a contact hole is formed in a lower film including a silicon oxide film 12 and a silicon layer 11, Depositing a first metal (13a) over the entire surface and implanting argon ions (Ar + ) with energy such that the projection range (Rp) is equal to the thickness of the first metal layer (13a) And a step of depositing a second metal layer 13b on the metal layer 13a. At this time, the first metal film 13a and the second metal film 13b may be made of aluminum (A1). In another embodiment of the present invention including two metal deposition steps and a step of implanting ions after forming the first metal layer, the lower part of the first aluminum layer 13a and the lower part of the silicon An aluminum-silicon dioxide mixed layer 14 is formed on the oxide layer 12 to increase the adhesion between the first aluminum layer 13a and the silicon oxide layer 12, 13a) is injected by a desired depth with a low energy, it is possible to obtain an ideal ion-implanted layer
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960030588A KR100202667B1 (en) | 1996-07-26 | 1996-07-26 | Metal wiring formation method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960030588A KR100202667B1 (en) | 1996-07-26 | 1996-07-26 | Metal wiring formation method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980011897A true KR980011897A (en) | 1998-04-30 |
| KR100202667B1 KR100202667B1 (en) | 1999-06-15 |
Family
ID=19467641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960030588A KR100202667B1 (en) | 1996-07-26 | 1996-07-26 | Metal wiring formation method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100202667B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120124917A (en) | 2011-05-06 | 2012-11-14 | 에스케이하이닉스 주식회사 | Semiconductor device and method for manufacturing the same |
-
1996
- 1996-07-26 KR KR1019960030588A patent/KR100202667B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100202667B1 (en) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100243286B1 (en) | Method for manufacturing a semiconductor device | |
| EP0119497B1 (en) | Method of forming electrode/wiring layer | |
| JPH01500550A (en) | Method of manufacturing self-aligned MESFET | |
| US5244835A (en) | Method of making contact electrodes of polysilicon in semiconductor device | |
| JP3213357B2 (en) | Method for introducing and diffusing platinum ions in silicon slice | |
| KR960019649A (en) | Manufacturing Method of Semiconductor Device | |
| US6383884B1 (en) | Method of manufacturing semiconductor device | |
| EP0414618B1 (en) | Thin film MOS transistor with the channel region connected to the source and method of fabrication | |
| JP3355851B2 (en) | Insulated gate field effect transistor and method of manufacturing the same | |
| US4502206A (en) | Method of forming semiconductor contacts by implanting ions of neutral species at the interfacial region | |
| KR980011897A (en) | Method of forming metal wiring | |
| US5734194A (en) | Semiconductor device and method of making | |
| US5877031A (en) | Method for forming a metallic barrier layer in semiconductor device | |
| KR950000847B1 (en) | Metal wiring film formation method | |
| KR940009595B1 (en) | Forming method of metal wiring film | |
| Shenai | Structural and electrical properties of furnace and rapid thermally annealed LPCVD WSi/sub 2/films on single-crystal, polycrystalline, and amorphous silicon substrates | |
| KR100215829B1 (en) | Forming method for tungsten plug | |
| KR100515076B1 (en) | Method for forming diffusion barrier layer in semiconductor device | |
| CA1152229A (en) | Silicon on sapphire laser process | |
| KR0143705B1 (en) | Semiconductor device with reduced load resistance due to hydrogen ion infiltration | |
| KR100253537B1 (en) | Wiring Formation Method of Semiconductor Device | |
| KR100195326B1 (en) | Semiconductor integrated circuit wiring structure and method of forming the same | |
| JPS6295869A (en) | Semiconductor device | |
| JPH05166943A (en) | Manufacture of semiconductor device | |
| JPS5968950A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19960726 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19960726 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19981229 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 19990320 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 19990322 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20020219 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20030218 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20040218 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20050221 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20060221 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20070216 Start annual number: 9 End annual number: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20080218 Year of fee payment: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20080218 Start annual number: 10 End annual number: 10 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20100210 |