KR980010997A - 그래픽 가속기 및 이를 이용한 메모리 프리패치 방법 - Google Patents
그래픽 가속기 및 이를 이용한 메모리 프리패치 방법 Download PDFInfo
- Publication number
- KR980010997A KR980010997A KR1019960029791A KR19960029791A KR980010997A KR 980010997 A KR980010997 A KR 980010997A KR 1019960029791 A KR1019960029791 A KR 1019960029791A KR 19960029791 A KR19960029791 A KR 19960029791A KR 980010997 A KR980010997 A KR 980010997A
- Authority
- KR
- South Korea
- Prior art keywords
- address
- texture data
- output
- memory
- signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Generation (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
Description
Claims (3)
- 시스템 버스(20)로부터 공급되는 신호(1)를 입력받아 인터페이스하는 호스트 인터페이스(110)와, 상기 호스트 인터페이스 부(110)로부터 출력된 신호(9)를 입력받아 CRT 디스플레이의 동작을 제어하는 CRT 콘트롤러(130)와, 외부로부터 인가되는 클럭 신호(2)를 입력받아 타이밍 클럭신호를 제어하는 타이밍 콘트롤러(120)와, 상기 호스트 인터페이스(110)와 상기 타이밍 콘트롤러(120)로부터 출력된 각 신호(15, 19)를 입력받아 메모리 신호와 비디오 신호를 제어하는 그래픽 콘트롤러(160)와, 상기 호스트 인터페이스(110), CRT 콘트롤러(130) 그리고 그래픽 콘트롤러(160)로부터 출력된 각 신호(14, 15, 18)를 입력받아 텍스트 모드와 그래픽 모드의 비디오 신호 변환과 속성 처리를 수행하는 속성 콘트롤러(150)와, 그리고 상기 CRT 콘트롤러(130)와 상기 그래픽 콘트롤러(160)로부터 출력된 각 신호(16, 17)를 입력받아 비디오 메모리(40)와 인터페이스하는 메모리 인터페이스(140)를 구비하는 그래픽 가속기에 있어서, 상기 그래픽 콘트롤러(160)는; 상기 호스트 인터페이스(110)로부터 출력된 신호(19)를 입력받아 상기 비디오 메모리(40)에 저장된 텍스쳐 데이터에 해당하는 어드레스(21)를 발생하는 어드레스 발생부(162)와; 상기 호스트 인터페이스(110)로부터 출력된 신호(19)를 입력받아 다음 텍스쳐 데이터의 프리패치할 방향을 나타내는 신호(22)를 출력하는 모드 레지스터(164)와; 상기 어드레스 발생부(162)와 상기 모드 레지스터(164)로부터 출력된 각 신호(21, 22)를 입력받되, 상기 모드 레지스터(164)로부터 출력된 방향성 신호(22)를 기준으로 다음 텍스쳐 데이터에 해당하는 어드레스를 출력하는 프리패치 제어부(166)와; 상기 프리패치 제어부(166)로부터 출력된 프리패치할 텍스쳐 데이터의 어드레스(23)를 입력받아 상기 어드레스(23)에 해당되는 텍스쳐 데이터를 상기 비디오 메모리(40)로부터 액세스하는 메모리 제어부(170)와; 상기 메모리 제어부(170)로부터 출력된 상기 프리패치된 텍스쳐 데이터 및 상기 텍스쳐 데이터에 해당하는 어드레스(23)를 입력받아 일시 저장하는 버퍼 메모리(168)를 포함하는 것을 특징으로 하는 그래픽 가속기.
- 제1항에 있어서, 상기 프리패치 제어부(166)의 프리패치 단계는; 상기 호스트 인터페이스(110)로부터 출력된 신호(19)를 기준으로 상기 비디오 메모리(40)에 저장된 텍스쳐 데이터에 해당하는 어드레스(21)를 발생하는 단계(S100)와; 상기 어드레스 발생부(162)로부터 출력된 어드레스(21)와 상기 버퍼 메모리(168)에 저장된 어드레스(add)를 비교하는 단계(S110)와; 상기 어드레스(21)와 상기 버퍼 메모리(168)에 저장된 어드레스(add)가 일치할 경우, 상기 버퍼 레지스터(168)에 저장된 텍스쳐 데이터(data)의 출력 및 프리패치 가능 여부를 판단하는 단계(S120)와; 상기 어드레스(21)와 상기 버퍼 메모리(168)에 저장된 어드레스(add)가 일치하지 않을 경우, 상기 어드레스 발생부(162)로부터 출력된 어드레스(21)의 텍스쳐 데이터를 메모리 액세스하는 단계(S130)와; 상기 메모리 액세스된 텍스쳐 데이터의 출력 및 프리패치 가능 여부를 판단하는 단계(S120)와; 상기 단계(S120)에서 프리패치가 가능하지 않을 경우, 상기 어드레스 발생 단계(S100)로 다시 진행하는 단계(S160)와; 상기 단계(S120)에서 프리패치가 가능할 경우, 상기 어드레스(21)와 상기 모드 레지스터(164)로부터 출력된 방향성 신호(22)를 기준으로 프리패치할 텍스쳐 데이터를 상기 비디오 메모리(40)로부터 프리패치하는 단계(S140)와; 상기 프리패치된 텍스쳐 데이터와 상기 텍스쳐 데이터에 해당하는 어드레스를 상기 버퍼 메모리(168)에 저장하는 단계(S150)와; 상기 어드레스 발생 단계(S100)로 다시 진행하는 단계(S160)를 포함하는 것을 특징으로 하는 그래픽 가속기.
- 호스트 인터페이스(110)로부터 출력된 신호(19)를 입력받아 상기 비디오 메모리(40)에 저장된 텍스쳐 데이터에 해당하는 어드레스(21)를 발생하는 어드레스 발생부(162)와, 상기 호스트 인터페이스(110)로부터 출력된 신호(19)를 입력받아 다음 텍스쳐 데이터의 프리패치할 방향을 나타내는 신호(22)를 출력하는 모드 레지스터(164)와, 상기 어드레스 발생부(162)와 상기 모드 레지스터(164)로부터 출력된 각 신호(21, 22)를 입력받되, 상기 모드 레지스터(164)로부터 출력된 방향성 신호(22)를 기준으로 다음 텍스쳐 데이터에 해당하는 어드레스를 출력하는 프리패치 제어부(166)와, 상기 프리패치 제어부(166)로부터 출력된 프리패치할 텍스쳐 데이터의 어드레스(23)를 입력받아 상기 어드레스(23)에 해당되는 텍스쳐 데이터를 상기 비디오 메모리(40)로부터 액세스하는 메모리 제어부(170)와, 상기 메모리 제어부(170)로부터 출력된 상기 프리패치된 텍스쳐 데이터 및 상기 텍스쳐 데이터에 해당하는 어드레스(23)를 입력받아 일시 저장하는 버퍼 메모리(168)를 포함한 그래픽 콘트롤러의 프리패치 단계에 있어서, 상기 호스트 인터페이스(110)로부터 출력된 신호(19)를 기준으로 상기 비디오 메모리(40)에 저장된 텍스쳐 데이터에 해당하는 어드레스(21)를 발생하는 단계(S100)와; 상기 어드레스 발생부(162)로부터 출력된 어드레스(21)와 상기 버퍼 메모리(168)에 저장된 어드레스(add)를 비교하는 단계(S110)와; 상기 어드레스(21)와 상기 버퍼 메모리(168)에 저장된 어드레스(add)가 일치할 경우, 상기 버퍼 레지스터(168)에 저장된 텍스쳐 데이터(data)의 출력 및 프리패치 가능 여부를 판단하는 단계(S120)와; 상기 어드레스(21)와 상기 버퍼 메모리(168)에 저장된 어드레스(add)가 일치하지 않을 경우, 상기 어드레스 발생부(162)로부터 출력된 어드레스(21)의 텍스쳐 데이터를 메모리 액세스하는 단계(S130)와; 상기 메모리 액세스된 텍스쳐 데이터의 출력 및 프리패치 가능 여부를 판단하는 단계(S120)와; 상기 단계(S120)에서 프리패치가 가능하지 않을 경우, 상기 어드레스 발생 단계(S100)로 다시 진행하는 단계(S160)와; 상기 단계(S120)에서 프리패치가 가능할 경우, 상기 어드레스(21)와 상기 모드 레지스터(164)로부터 출력된 방향성 신호(22)를 기준으로 프리패치할 텍스쳐 데이터를 상기 비디오 메모리(40)로부터 프리패치하는 단계(S140)와; 상기 프리패치된 텍스쳐 데이터와 상기 텍스쳐 데이터에 해당하는 어드레스를 상기 버퍼 메모리(168)에 저장하는 단계(S150)와; 상기 어드레스 발생 단계(S100)로 다시 진행하는 단계(S160)를 포함하는 것을 특징으로 하는 그래픽 콘트롤러의 프리패치 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960029791A KR100221028B1 (ko) | 1996-07-23 | 1996-07-23 | 그래픽 가속기 및 이를 이용한 메모리 프리패치 방법 |
US08/897,448 US5990902A (en) | 1996-07-23 | 1997-07-22 | Apparatus and method for prefetching texture data in a video controller of graphic accelerators |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960029791A KR100221028B1 (ko) | 1996-07-23 | 1996-07-23 | 그래픽 가속기 및 이를 이용한 메모리 프리패치 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR980010997A true KR980010997A (ko) | 1998-04-30 |
KR100221028B1 KR100221028B1 (ko) | 1999-09-15 |
Family
ID=19467173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960029791A KR100221028B1 (ko) | 1996-07-23 | 1996-07-23 | 그래픽 가속기 및 이를 이용한 메모리 프리패치 방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5990902A (ko) |
KR (1) | KR100221028B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102052622B1 (ko) | 2019-07-09 | 2019-12-05 | (주)지란지교소프트 | 컴퓨터 스토리지를 위한 잠금 장치 및 시스템 |
CN112288619A (zh) * | 2019-07-22 | 2021-01-29 | 辉达公司 | 用于在渲染图形时预加载纹理的技术 |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7136068B1 (en) * | 1998-04-07 | 2006-11-14 | Nvidia Corporation | Texture cache for a computer graphics accelerator |
US6919895B1 (en) * | 1999-03-22 | 2005-07-19 | Nvidia Corporation | Texture caching arrangement for a computer graphics accelerator |
US6744438B1 (en) * | 1999-06-09 | 2004-06-01 | 3Dlabs Inc., Ltd. | Texture caching with background preloading |
KR100291628B1 (ko) * | 1999-06-19 | 2001-05-15 | 윤덕용 | 3차원 그래픽 텍스쳐 맵핑용 캐쉬 메모리 및 그의 캐쉬 미스페널티 저감방법 |
US6433789B1 (en) | 2000-02-18 | 2002-08-13 | Neomagic Corp. | Steaming prefetching texture cache for level of detail maps in a 3D-graphics engine |
US6643744B1 (en) | 2000-08-23 | 2003-11-04 | Nintendo Co., Ltd. | Method and apparatus for pre-fetching audio data |
US6606689B1 (en) * | 2000-08-23 | 2003-08-12 | Nintendo Co., Ltd. | Method and apparatus for pre-caching data in audio memory |
US6760772B2 (en) | 2000-12-15 | 2004-07-06 | Qualcomm, Inc. | Generating and implementing a communication protocol and interface for high data rate signal transfer |
US8812706B1 (en) | 2001-09-06 | 2014-08-19 | Qualcomm Incorporated | Method and apparatus for compensating for mismatched delays in signals of a mobile display interface (MDDI) system |
US6957306B2 (en) * | 2002-09-09 | 2005-10-18 | Broadcom Corporation | System and method for controlling prefetching |
US7068278B1 (en) * | 2003-04-17 | 2006-06-27 | Nvidia Corporation | Synchronized graphics processing units |
KR101166734B1 (ko) | 2003-06-02 | 2012-07-19 | 퀄컴 인코포레이티드 | 고속 데이터 레이트를 위한 신호 프로토콜 및 인터페이스의 생성 및 구현 |
JP2007507918A (ja) | 2003-08-13 | 2007-03-29 | クゥアルコム・インコーポレイテッド | さらに高速なデータレート用の信号インタフェース |
DE602004019797D1 (de) | 2003-09-10 | 2009-04-16 | Qualcomm Inc | Schnittstelle für hohe datenrate |
EP2244437B1 (en) | 2003-10-15 | 2013-09-04 | Qualcomm Incorporated | High data rate interface |
CN1902880A (zh) | 2003-10-29 | 2007-01-24 | 高通股份有限公司 | 高数据速率接口 |
EP2247066B1 (en) * | 2003-11-12 | 2012-09-26 | Qualcomm Incorporated | High data rate interface with improved link control |
CN101053232A (zh) | 2003-11-25 | 2007-10-10 | 高通股份有限公司 | 具有改进链路同步的高数据速率接口 |
CA2548412C (en) * | 2003-12-08 | 2011-04-19 | Qualcomm Incorporated | High data rate interface with improved link synchronization |
KR101022472B1 (ko) | 2004-01-17 | 2011-03-16 | 삼성전자주식회사 | 효율적으로 버스를 사용하는 방법 |
EP2309695A1 (en) | 2004-03-10 | 2011-04-13 | Qualcomm Incorporated | High data rate interface apparatus and method |
AU2005223960B2 (en) | 2004-03-17 | 2009-04-09 | Qualcomm Incorporated | High data rate interface apparatus and method |
TWI375436B (en) | 2004-03-24 | 2012-10-21 | Qualcomm Inc | High data rete interface apparatus and method |
EP2020790B1 (en) | 2004-06-04 | 2013-02-27 | Qualcomm Incorporated | High data rate interface apparatus and method |
US8650304B2 (en) | 2004-06-04 | 2014-02-11 | Qualcomm Incorporated | Determining a pre skew and post skew calibration data rate in a mobile display digital interface (MDDI) communication system |
US8539119B2 (en) | 2004-11-24 | 2013-09-17 | Qualcomm Incorporated | Methods and apparatus for exchanging messages having a digital data interface device message format |
US8699330B2 (en) | 2004-11-24 | 2014-04-15 | Qualcomm Incorporated | Systems and methods for digital data transmission rate control |
US8692838B2 (en) | 2004-11-24 | 2014-04-08 | Qualcomm Incorporated | Methods and systems for updating a buffer |
US8873584B2 (en) | 2004-11-24 | 2014-10-28 | Qualcomm Incorporated | Digital data interface device |
US8723705B2 (en) | 2004-11-24 | 2014-05-13 | Qualcomm Incorporated | Low output skew double data rate serial encoder |
US8667363B2 (en) | 2004-11-24 | 2014-03-04 | Qualcomm Incorporated | Systems and methods for implementing cyclic redundancy checks |
KR100703709B1 (ko) | 2005-06-02 | 2007-04-06 | 삼성전자주식회사 | 그래픽스 처리장치와 처리방법, 및 그 기록 매체 |
US8730069B2 (en) | 2005-11-23 | 2014-05-20 | Qualcomm Incorporated | Double data rate serial encoder |
US8692839B2 (en) | 2005-11-23 | 2014-04-08 | Qualcomm Incorporated | Methods and systems for updating a buffer |
US7369137B2 (en) * | 2006-04-12 | 2008-05-06 | Motorola, Inc. | Method for mapping a single decoded content stream to multiple textures in a virtual environment |
US7934058B2 (en) * | 2006-12-14 | 2011-04-26 | Microsoft Corporation | Predictive caching of assets to improve level load time on a game console |
US20090316836A1 (en) * | 2008-04-23 | 2009-12-24 | Green Mark Technology Inc. | Single-wire, serial, daisy-chain digital communication network and communication method thereof |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5450550A (en) * | 1991-08-09 | 1995-09-12 | Sony Corporation | Parallel processing system for parallel prefetching of identical packet having two rendering commands and processing second command prior to completion of processing the first command |
US5664162A (en) * | 1994-05-23 | 1997-09-02 | Cirrus Logic, Inc. | Graphics accelerator with dual memory controllers |
-
1996
- 1996-07-23 KR KR1019960029791A patent/KR100221028B1/ko not_active IP Right Cessation
-
1997
- 1997-07-22 US US08/897,448 patent/US5990902A/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102052622B1 (ko) | 2019-07-09 | 2019-12-05 | (주)지란지교소프트 | 컴퓨터 스토리지를 위한 잠금 장치 및 시스템 |
CN112288619A (zh) * | 2019-07-22 | 2021-01-29 | 辉达公司 | 用于在渲染图形时预加载纹理的技术 |
Also Published As
Publication number | Publication date |
---|---|
US5990902A (en) | 1999-11-23 |
KR100221028B1 (ko) | 1999-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100221028B1 (ko) | 그래픽 가속기 및 이를 이용한 메모리 프리패치 방법 | |
US4104624A (en) | Microprocessor controlled CRT display system | |
US6154824A (en) | Multifunctional access devices, systems and methods | |
US4103331A (en) | Data processing display system | |
US5404445A (en) | External interface for a high performance graphics adapter allowing for graphics compatibility | |
JPH06332664A (ja) | 表示制御システム | |
US6189077B1 (en) | Two computer access circuit using address translation into common register file | |
US4566000A (en) | Image display apparatus and method having virtual cursor | |
US5477242A (en) | Display adapter for virtual VGA support in XGA native mode | |
KR950020279A (ko) | 그래픽스 컴퓨터 | |
US5297271A (en) | Method and apparatus for performing a read-write-modify operation in a VGA compatible controller | |
US4903013A (en) | Display system for plural display areas on one screen | |
EP0487819B1 (en) | Video random access memory with fast, alligned clear and copy | |
US5786825A (en) | Virtual display subsystem in a computer | |
US5444458A (en) | Display data write control device | |
JP3017882B2 (ja) | 表示制御システム | |
KR19980022263A (ko) | 비디오 메모리를 시스템 메모리로 이용하는 방법 | |
US5416499A (en) | Bit map display controlling apparatus | |
JPH08180012A (ja) | コンピュータシステム | |
JP2794481B2 (ja) | 表示システム | |
JPH08194826A (ja) | グラフィックスコントローラ | |
KR950004966A (ko) | 외부 메모리에 의한 osd 문자 데이타 지원 시스템 | |
KR940001013B1 (ko) | 영상처리 장치 및 그것을 사용하는 시스템 | |
KR940003624B1 (ko) | Vga 시스템의 한글/한자 처리장치 및 방법 | |
KR970000273B1 (ko) | 퍼스널 컴퓨터에서의 한글처리장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19960723 |
|
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19960723 Comment text: Request for Examination of Application |
|
PG1501 | Laying open of application | ||
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19990427 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 19990624 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 19990625 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
PR1001 | Payment of annual fee |
Payment date: 20020507 Start annual number: 4 End annual number: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20030509 Start annual number: 5 End annual number: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20040329 Start annual number: 6 End annual number: 6 |
|
PR1001 | Payment of annual fee |
Payment date: 20050506 Start annual number: 7 End annual number: 7 |
|
PR1001 | Payment of annual fee |
Payment date: 20060607 Start annual number: 8 End annual number: 8 |
|
PR1001 | Payment of annual fee |
Payment date: 20070514 Start annual number: 9 End annual number: 9 |
|
PR1001 | Payment of annual fee |
Payment date: 20080602 Start annual number: 10 End annual number: 10 |
|
FPAY | Annual fee payment |
Payment date: 20090615 Year of fee payment: 11 |
|
PR1001 | Payment of annual fee |
Payment date: 20090615 Start annual number: 11 End annual number: 11 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20110509 |