[go: up one dir, main page]

KR101022472B1 - 효율적으로 버스를 사용하는 방법 - Google Patents

효율적으로 버스를 사용하는 방법 Download PDF

Info

Publication number
KR101022472B1
KR101022472B1 KR1020040003581A KR20040003581A KR101022472B1 KR 101022472 B1 KR101022472 B1 KR 101022472B1 KR 1020040003581 A KR1020040003581 A KR 1020040003581A KR 20040003581 A KR20040003581 A KR 20040003581A KR 101022472 B1 KR101022472 B1 KR 101022472B1
Authority
KR
South Korea
Prior art keywords
bus
master
slave
data
switched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020040003581A
Other languages
English (en)
Other versions
KR20050075642A (ko
Inventor
정영훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040003581A priority Critical patent/KR101022472B1/ko
Priority to US11/035,426 priority patent/US7340544B2/en
Publication of KR20050075642A publication Critical patent/KR20050075642A/ko
Application granted granted Critical
Publication of KR101022472B1 publication Critical patent/KR101022472B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D33/00—Filters with filtering elements which move during the filtering operation
    • B01D33/06—Filters with filtering elements which move during the filtering operation with rotary cylindrical filtering surfaces, e.g. hollow drums
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D33/00—Filters with filtering elements which move during the filtering operation
    • B01D33/15—Filters with filtering elements which move during the filtering operation with rotary plane filtering surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D35/00—Filtering devices having features not specifically covered by groups B01D24/00 - B01D33/00, or for applications not specifically covered by groups B01D24/00 - B01D33/00; Auxiliary devices for filtration; Filter housing constructions
    • B01D35/16—Cleaning-out devices, e.g. for removing the cake from the filter casing or for evacuating the last remnants of liquid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D39/00—Filtering material for liquid or gaseous fluids
    • B01D39/08—Filter cloth, i.e. woven, knitted or interlaced material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D39/00—Filtering material for liquid or gaseous fluids
    • B01D39/10—Filter screens essentially made of metal
    • B01D39/12—Filter screens essentially made of metal of wire gauze; of knitted wire; of expanded metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Theoretical Computer Science (AREA)
  • Textile Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

본 발명은 많은 데이터들을 효율적으로 전송할 수 있는 버스 사용 방법에 관한 것으로, 본 발명에 따른 버스 사용 방법은 마스터에 해당하는 장치들 중, 버스 중재기로부터 버스에 대한 사용 승인을 받은 장치가 마스터로서 버스를 사용하여 슬레이브에 해당하는 제 1 장치로 데이터를 전송하거나 슬레이브에 해당하는 제 1 장치로부터 데이터를 수신하고 있는 중인지를 확인하는 단계; 및 버스가 사용 중이 아닌 것으로 확인되면, 제 1 장치가 마스터로서 버스를 사용할 수 있도록 하기 위하여 슬레이브에 해당하는 제 1 장치를 버스가 사용 중이 아닌 것으로 확인된 동안에 마스터로 전환하는 단계를 포함하며, 어떠한 마스터도 버스를 사용하지 않는 동안에는 슬레이브에서 마스터로 전환된 장치가 능동적으로 마스터에서 슬레이브로 전환된 장치로 데이터를 전송함으로서 버스를 효율적으로 사용할 수 있다.

Description

효율적으로 버스를 사용하는 방법{Method for using bus efficiently}
도 1은 종래의 버스 시스템의 구성도이다.
도 2는 본 발명의 바람직한 일 실시예에 따른 버스 시스템의 구성도이다.
도 3은 도 2에 도시된 메모리 제어 장치의 상세 구성도이다.
도 4는 도 3에 도시된 버스 인터페이스의 상세 구성도이다.
도 5는 본 발명의 바람직한 일 실시예에 따른 버스 사용 방법의 흐름도이다.
도 6은 본 발명의 바람직한 일 실시예에 따른 마스터 슬레이브 전환 방법의 흐름도이다.
본 발명은 버스 시스템에 관한 것으로서, 보다 상세하게는 많은 데이터들을 효율적으로 전송할 수 있는 버스 사용 방법 및 버스 시스템 내부의 버스 인터페이스에 관한 것이다.
도 1은 종래의 버스 시스템의 구성도이다.
도 1을 참조하면, 종래의 버스 시스템은 마스터(master, 11-14), 비디오 처리 장치(video processor, 15), 비디오 표시 장치(video display, 16), 버스 중재 기(arbiter, 17), 메모리 제어 장치(memory controller, 18), 및 메모리(19)로 구성된다. 여기에서, 비디오 프로세서(15)는 마스터에 해당하고, 메모리(19)는 슬레이브(slave)에 해당한다. 메모리 제어 장치(18)는 메모리(19)만을 제어하는 장치로서, 메모리(19) 전단에 설치되어, 메모리(19)로 전송되는 모든 데이터는 메모리 제어 장치(18)를 경유하여 메모리(19)에 도달하게 된다. 따라서, 일반적으로 메모리(19) 대신 메모리 제어 장치(18)를 슬레이브라고 표현한다. 이하, 메모리 제어 장치(18)를 슬레이브로 표현하고, 특별한 경우에는 메모리(19)를 슬레이브로 표현하기로 한다. 마스터(11-15)와 슬레이브에 해당하는 메모리 제어 장치(18)를 연결하는 선로를 버스(bus)라 하며, 이러한 버스는 주소가 적재되는 주소 버스(address bus), 제어 신호가 적재되는 제어 버스(control bus), 및 데이터가 적재되는 데이터 버스(data bus)로 구성된다.
마스터(11-15)는 버스를 능동적으로 사용하는 장치로서, 버스를 경유한 데이터 전송에 필요한 주소 및 제어 신호를 생성하고, 버스 중재기(17)로 버스에 대한 사용 요청을 하고, 이 사용 요청(request)을 수신한 버스 중재기(17)로부터 사용 승인(grant)을 받으면, 주소 버스에 주소를 적재하고, 제어 버스에 제어 신호를 적재하고, 응답 신호를 수신하면 데이터 버스에 데이터를 적재한다.
버스 중재기(17)는 마스터(11-15) 각각으로부터 사용 요청을 받고, 사용 요청을 한 마스터(11-15) 각각에 사용 승인을 한다. 일반적으로, 버스는 한 순간에 하나의 마스터만에 의해 사용될 수 있기 때문에 마스터(11-15)의 사용 요청의 시기, 마스터(11-15)의 우선 순위(priority) 등을 고려하여 하나의 마스터에만 사용 승인을 하게 된다. 슬레이브에 해당하는 메모리 제어 장치(18)는 버스를 수동적으로 사용하는 장치로서, 버스 중재기(17)로부터 사용 승인을 받은 마스터로부터 전송된 주소 및 제어 신호를 수신하고 응답 신호를 마스터로 전송한다.
그런데, 종래의 버스 시스템은 한번의 데이터 전송을 완료하는데 두 가지의 대기 시간이 요구된다. 즉, 중재 과정을 거쳐 버스 사용 승인을 받은 마스터로부터 슬레이브에 해당하는 메모리 제어 장치(18)로 주소 및 제어 신호가 전송되는 대기 시간 및 슬레이브에 해당하는 메모리 제어 장치(18)에서 최종 장치인 메모리(19)에 접근하여 데이터를 독출/기입(read/write)하는 대기 시간이 요구된다. 종래의 버스 시스템에 따르면, 상기된 대기 시간 등 버스를 사용하지 않는 순간이 발생하여 버스를 효율적으로 사용하는데 한계가 있다는 문제점이 있었고, 또한 많은 마스터들이 한꺼번에 버스에 대한 사용 요청을 하면, 버스 사용 요청 폭주에 따른 병목 현상이 발생하게 되고, 이로 인하여 상기된 대기 시간은 더욱 늘어난다는 문제점이 있었다.
본 발명이 이루고자 하는 기술적 과제는 어떠한 마스터도 버스를 사용하지 않는 동안에는 슬레이브에서 마스터로 전환된 장치가 능동적으로 마스터에서 슬레이브로 전환된 장치로 데이터를 전송하는 장치 및 방법을 제공하는데 있다.
상기 기술적 과제를 해결하기 위한 본 발명에 따른 버스 사용 방법은 마스터에 해당하는 장치들 중, 버스 중재기로부터 버스에 대한 사용 승인을 받은 장치가 마스터로서 상기 버스를 사용하여 슬레이브에 해당하는 제 1 장치로 데이터를 전송하거나 슬레이브에 해당하는 상기 제 1 장치로부터 데이터를 수신하고 있는 중인지를 확인하는 단계; 및 상기 버스가 사용 중이 아닌 것으로 확인되면, 상기 제 1 장치가 마스터로서 상기 버스를 사용할 수 있도록 하기 위하여 상기 슬레이브에 해당하는 제 1 장치를 상기 버스가 사용 중이 아닌 것으로 확인된 동안에 마스터로 전환하는 단계를 포함한다.
상기 다른 기술적 과제를 해결하기 위한 본 발명에 따른 버스 인터페이스는 버스의 상태를 검사하고, 상기 검사된 결과, 상기 버스를 사용할 수 있는 것으로 확인되면, 슬레이브에 해당하는 제 2 장치가 마스터로서 상기 버스를 사용할 수 있도록 하기 위하여 상기 제 2 장치를 마스터로 전환할 것을 지시하는 마스터 슬레이브 전환 지시를 출력하는 버스 상태 검사부; 및 상기 버스 상태 검사부에서 출력된 마스터 슬레이브 전환 지시를 입력받으면, 마스터로 전환된 상기 제 2 장치로부터 소정의 데이터를 독출하기 위한 데이터 독출 정보를 생성하고, 상기 생성된 데이터 독출 정보를 상기 제 2 장치로 전송하는 데이터 독출 정보 생성부를 포함한다.
상기 또 다른 기술적 과제를 해결하기 위한 본 발명에 따른 마스터 슬레이브 전환 방법은 (a) 마스터에 해당하는 제 1 장치로부터 상기 제 1 장치가 슬레이브로 전환되었다는 마스터 슬레이브 전환 알림을 수신하면, 버스의 상태를 검사하는 단계; 및 (b) 상기 버스의 상태가 검사된 결과, 상기 버스를 사용할 수 있는 것으로 확인되면, 슬레이브에 해당하는 제 2 장치가 마스터로서 상기 버스를 사용할 수 있도록 하기 위하여 상기 제 2 장치를 마스터로 전환하기 위한 마스터 슬레이브 전환 정보를 생성하고, 상기 생성된 마스터 슬레이브 전환 정보를 상기 제 2 장치로 전송하는 단계를 포함한다.
상기 또 다른 기술적 과제를 해결하기 위하여, 본 발명은 상기된 버스 사용 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록 매체를 제공한다.
상기 또 다른 기술적 과제를 해결하기 위하여, 본 발명은 상기된 마스터 슬레이브 전환 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록 매체를 제공한다.
이하에서는 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
도 2는 본 발명의 바람직한 일 실시예에 따른 버스 시스템의 구성도이다.
도 2를 참조하면, 본 실시예에 따른 버스 시스템은 마스터(21-24), 비디오 처리 장치(25), 비디오 표시 장치(26), 버스 중재기(27), 메모리 제어 장치(28), 및 메모리(29)로 구성된다. 도 1에서와 같이 비디오 처리 장치(25)는 마스터에 해당하고, 메모리 제어 장치(28)는 슬레이브에 해당하지만, 필요에 따라 비디오 처리 장치(25)는 마스터에서 슬레이브로 전환되고, 메모리 제어 장치(28)는 슬레이브에서 마스터로 전환된다는 차이점이 있다. 이하, 본 실시예에서는 비디오 처리 장치(25)가 슬레이브로 전환되는 경우를 기술하였지만, 다른 마스터(21-24)가 슬레이브로 전환되는 경우를 제외시킴을 의미하는 것은 아니다.
비디오 처리 장치(25)는 메모리 제어 장치(28)를 통하여 메모리(29)로부터 데이터를 독출하고, 독출된 데이터를 비디오 출력 장치(26)로 데이터를 전송한다. 여기에서, 메모리(29)는 일반적으로 SDRAM(Synchronous Dynamic Random Access Memory)이고, 메모리 제어 장치(28)는 SDRAM 제어 장치이다. 비디오 출력 장치(26)는 일반적으로 점진적인 주사 방식을 사용한다. 따라서, 비디오 출력 장치(26)가 안정적인 영상을 출력하기 위해서는 비디오 처리 장치(25)는 일정한 데이터 전송률(data rate)로 비디오 데이터를 비디오 출력 장치(26)로 전송하여야 하고, 이를 위해서는 비디오 처리 장치(25) 내부에 도시된 버퍼에 충분한 데이터를 저장하고 있어야 한다. 일단, 비디오 처리 장치(25) 내부의 버퍼에 충분한 데이터가 저장된 후에는 버퍼에 저장된 데이터량이 안정적인 영상을 출력할 수 있을 만큼만 계속적으로 유지된다면, 비디오 처리 장치(25)는 버스 중재기(27)로부터 버스에 대한 사용 승인을 받아 버스트에 해당하는 데이터량을 수신할 필요 없이 버스가 사용 중이 아닌(idle) 상태에 있는 동안에만 사용 중이 아닌 버스를 경유하여 약간의 데이터를 간헐적으로 수신해도 된다. 사용 중이 아닌 버스를 경유하여 데이터를 전송할 때에는 슬레이브에 해당하는 메모리 제어 장치(28)가 마스터로 전환되고, 마스터에 해당하는 비디오 처리 장치(25)가 슬레이브로 전환된다. 마스터로 전환된 메모리 제어 장치(28)가 능동적으로 버스를 사용하여 비디오 처리 장치(25)로 데이터를 전송하고, 슬레이브로 전환된 비디오 처리 장치(25)는 수동적으로 버스를 사용하여 메모리(29)로부터 전송된 데이터를 수신한다. 이때, 비디오 처리 장치(25)가 슬레이브로서 데이터를 수신하려면, 자신이 슬레이브로 전환되었다는 것을 알릴 필요가 있다. 이를 위해서, 비디오 처리 장치(25)는 버퍼에 저장된 데이터가 비디오 출력 장치(26)가 안정적인 영상을 출력할 수 있을 만큼 충분하여 자신이 슬레이브로 전환되었다는 것을 나타내는 마스터 슬레이브 전환 알림을 메모리 제어 장치(28)로 전송한다.
비디오 처리 장치(25)는 마스터 슬레이브 전환 알림을 메모리 제어 장치(28)로 전송할 때, 동시에 데이터 포인터(data pointer)를 전송한다. 여기에서, 데이터 포인터란 비디오 처리 장치(25) 내부의 버퍼에 저장된 데이터에 이어지는 데이터, 즉 비디오 처리 장치(25)가 앞으로 메모리(29)로부터 독출하고자 하는 데이터가 저장된 메모리(29) 상의 위치를 말하며, 일반적으로 시작 주소(initial address)가 이에 해당된다. 본 실시예는 비디오 처리 장치(25)가 사용 중이 아닌 버스를 경유하여 약간의 데이터를 간헐적으로 수신하는 경우에 대한 것이므로, 메모리 제어 장치(28)는 슬레이브로 전환된 비디오 처리 장치(25)를 제외한 마스터들(21-24)로부터 버스 중재기(27)로 버스에 대한 사용 요청이 있는 지를 검사하기 위하여 버스 중재기(27)로부터 버스 상태 정보를 수신한다.
도 3은 도 2에 도시된 메모리 제어 장치(28)의 상세 구성도이다.
도 3을 참조하면, 도 2에 도시된 메모리 제어 장치(28)는 버스 인터페이스(281), 모드 레지스터(282), 명령 생성부(283), 뱅크(bank) 선택부(284), 주소 생성부(285), 및 응답 신호 생성부(286)로 구성된다.
버스 인터페이스(281)는 버스의 특성에 따라 버스의 사용 타이밍을 제어한다는 기존의 기능 외에 슬레이브에 해당하는 메모리 제어 장치(28)를 마스터로 전환하는 기능을 갖고 있다. 현재 PCI(Peripheral Component Interconnect) 버스, ISA(Industry Standard Architecture) 버스 등 여러 종류의 버스가 존재하며, 주소 버스, 제어 버스, 및 데이터 버스는 하나의 선로로 구현될 수도 있고, 각각 분리된 선로로 구현될 수도 있다. 시스템 설계자는 자신이 설계하고자 하는 시스템에 알맞은 버스를 선택할 수 있으며, 선택된 버스의 특성에 따라 시스템을 설계하여야 한다. 예를 들어, 시스템 설계자가 주소 및 데이터를 시 분할하여 하나의 선로로 전송하는 PCI 버스를 선택할 수도 있다. 보다 상세하게는 PCI 버스를 경유하여 첫 번째 사이클에 주소를 전송하고 그 다음 사이클에 데이터를 전송한다. PCI 버스를 경유하여 많은 량의 데이터를 전송하는 경우에는 첫 번째 사이클에 시작 주소를 보낸 다음, 이어지는 일정 횟수의 사이클 동안 계속해서 데이터를 전송하기도 한다. 일정 횟수의 사이클 동안 계속해서 전송되는 데이터를 버스트(burst)라고 한다. 버스 인터페이스(281)는 이와 같은 버스의 특성에 따라 버스의 사용 타이밍을 제어하는 기능을 기본적으로 가지고 있다.
버스 인터페이스(281)는 슬레이브에 해당하는 메모리 제어 장치(28)를 마스터로 전환하기 위한 정보로서, 버스 중재기(27)로부터 버스 상태 정보를 수신하고, 비디오 처리 장치(25)로부터 마스터 슬레이브 전환 알림 및 데이터 포인터를 수신하고, 수신된 버스 상태 정보, 마스터 슬레이브 전환 알림, 데이터 포인터를 기반으로 메모리(29)로부터 소정의 데이터를 독출하기 위한 정보인 데이터 독출 정보, 즉 주소 및 제어 신호를 생성한다. 버스 인터페이스(281)는 메모리 제어 장치(28)가 슬레이브로서 수신한 주소 및 제어 신호 또는 메모리 제어 장치(28)가 마스터로서 생성한 주소 및 제어 신호를 모드 레지스터(282), 명령 생성부(283), 뱅크 선택 부(284), 및 주소 생성부(285)로 출력하다.
모드 레지스터(282)에는 버스트 길이, 독출/기입(read/write) 지연 시간, 동작 모드 등이 저장되어 있으며, 명령 생성부(283), 뱅크 선택부(284), 및 주소 생성부(285)는 이 모드 레지스터(282)를 참조하여 각각의 작업을 수행한다. 명령 생성부(283)는 수신된 제어 신호를 기반으로 칩 선택 신호(Chip Select signal, CS#), 기입 가능 신호(Write Enable signal, WE#), 열 주소 스트로브(Column Address Strobe, CAS), 및 행 주소 스트로브(Row Address Strobe, RAS)를 생성하여 메모리(29)로 전송한다.
뱅크 선택부(284)는 수신된 제어 신호 및 주소를 기반으로 메모리(29)의 뱅크를 선택한다. 주소 생성부(285)는 수신된 제어 신호 및 주소를 기반으로 독출하고자 하는 데이터가 저장된 메모리(29)의 주소를 생성한다. 응답 신호 생성부(286)는 데이터를 전송하기 이전에 마스터들(21-25)에게 데이터가 전송됨을 알리는 응답 신호를 생성하여 메모리 제어 장치(28)로 전송한다. 엄밀하게 말하면 응답 신호 생성부(286)는 데이터 버스에 데이터를 적재하기 이전에, 즉 명령 생성부(283), 뱅크 선택부(284), 및 주소 생성부(285)에서 생성된 값을 메모리(29)로 출력하기 바로 전에 응답 신호를 마스터들(21-25) 중 어느 하나로 전송한다.
도 4는 도 3에 도시된 버스 인터페이스(281)의 상세 구성도이다.
도 4를 참조하면, 도 3에 도시된 버스 인터페이스(281)는 버스 타이밍 제어부(2811), 버스 상태 검사부(2812), 데이터 포인터 저장부(2813), 데이터 독출 정보 생성부(2814), 먹스(MUX, 2815), 및 디먹스(DMUX, 2816)로 구성된다. 도 4에 도 시된 버스 인터페이스(281)는 메모리 제어 장치(28)의 한 구성 요소이므로, 자신이 속한 메모리 제어 장치(28)를 마스터로 전환한다는 관점에서 기술하는 것보다는 메모리(29)를 마스터로 전환한다는 관점에서 기술하는 것이 논리적이다. 따라서, 도 4의 설명 부분에서는 메모리(29)를 마스터로 전환한다는 관점에서 기술하기로 한다.
버스 타이밍 제어부(2811)는 마스터들(21-25) 중, 버스 중재기(27)로부터 사용 승인을 받은 마스터로부터 전송된 데이터 독출 정보를 버스를 경유하여 수신하고, 버스의 특성에 따른 사용 타이밍에 수신된 데이터 독출 정보를 슬레이브에 해당하는 메모리(29)로 전송한다. 여기에서, 데이터 독출 정보는 메모리(29)의 주소 및 데이터 독출을 지시하는 제어 신호를 말하며, 주소 버스 및 제어 버스를 경유하여 버스 타이밍 제어부(2811)에 도착한다. 예를 들어, 버스 타이밍 제어부(2811)는 상기된 PCI 버스의 특성에 따른 사용 타이밍에 수신된 데이터 독출 정보를 메모리(29)로 전송한다. 즉, 버스 타이밍 제어부(2811)는 주소를 전송하도록 할당되어 있는 사이클에는 메모리(29)로 주소를 전송하고, 제어 신호를 전송하도록 할당되어 있는 사이클에는 메모리(29)로 제어 신호를 전송한다.
버스 상태 검사부(2812)는 마스터에 해당하는 비디오 처리 장치(25)로부터 비디오 처리 장치(25)가 슬레이브로 전환되었다는 마스터 슬레이브 전환 알림을 수신하면, 버스의 상태를 검사하고, 검사된 결과, 버스를 사용할 수 있는 것으로 확인되면, 슬레이브에 해당하는 메모리(29)가 마스터로서 버스를 사용할 수 있도록 하기 위하여 메모리(29)를 마스터로 전환할 것을 지시하는 마스터 슬레이브 전환 지시를 출력한다. 보다 상세하게는, 버스 상태 검사부(2812)는 버스 타이밍 제어부(2811)에서의 사용 타이밍을 검사하여 메모리(29)로부터 비디오 처리 장치(25)가 독출하고자 하는 데이터를 독출할 수 있는 타임 슬롯(time slot)이 존재하는 지를 검사한다. 이후, 버스 상태 검사부(2812)는 검사된 결과 데이터를 독출할 수 있는 타임 슬롯이 존재하는 것으로 확인되면, 슬레이브로 전환된 비디오 처리 장치(25)를 제외한 마스터들(21-24) 중, 시스템 설계자가 정한 우선 순위보다 높은 우선 순위를 갖는 마스터로부터 버스 중재기(27)로 버스에 대한 사용 요청이 있는 지를 검사하고, 검사된 결과 버스에 대한 사용 요청이 없는 것으로 확인되면 마스터 슬레이브 전환 지시를 출력한다.
일반적으로 시스템 설계자는 어느 마스터(21-24)도 버스를 사용하지 않는 동안에만 마스터 슬레이브 전환 지시를 출력하도록 설계할 수도 있으나, 소정의 우선 순위보다 높은 우선 순위를 갖는 마스터들에 대해서는 이 마스터들이 버스에 대한 사용 요청을 한 경우에는 마스터 슬레이브 전환 지시를 출력하지 못하도록 설계할 수도 있다.
데이터 포인터 저장부(2813)는 비디오 처리 장치(25)로부터 메모리(29)에 소정의 데이터가 저장된 위치를 나타내는 데이터 포인터를 수신하고, 수신된 데이터 포인터를 저장한다. 비디오 처리 장치(25)는 마스터 슬레이브 전환 알림을 메모리 제어 장치(28)로 전송할 때, 동시에 데이터 포인터를 전송한다. 여기에서, 데이터 포인터란 비디오 처리 장치(25) 내부의 버퍼에 저장된 데이터에 이어지는 데이터, 즉 비디오 처리 장치(25)가 앞으로 메모리(29)로부터 독출하고자 하는 데이터가 저 장된 메모리(29) 상의 위치를 말하며, 일반적으로 시작 주소(initial address)가 이에 해당된다.
데이터 독출 정보 생성부(2814)는 버스 상태 검사부(2812)에서 출력된 마스터 슬레이브 전환 지시를 입력받으면, 메모리(29)로부터 소정의 데이터를 독출하기 위한 데이터 독출 정보를 생성하고, 생성된 데이터 독출 정보를 메모리(29)로 전송한다. 보다 상세하게는, 데이터 독출 정보 생성부(2814)는 데이터 포인터 저장부(2813)에 저장된 데이터 포인터, 즉 시작 주소를 기반으로 다음 주소들 및 데이터 독출을 지시하는 제어 신호를 생성하고, 생성된 주소들을 뱅크 선택부(284) 및 주소 생성부(285)로 전송하고, 데이터 독출을 지시하는 제어 신호를 모드 레지스터(282) 및 명령 생성부(283)로 전송한다. 데이터 독출 정보 생성부(2814)는 그 내부에 버퍼를 구비하고, 생성된 데이터 독출 정보를 버퍼에 저장하였다가, 적절한 타이밍에 저장된 데이터 독출 정보를 출력할 수도 있다. 특히, 다음과 같은 경우에 대해서 데이터 독출 정보 생성부(2814) 내부의 버퍼가 필요하다. 마스터로 전환된 메모리(29)로부터 슬레이브로 전환된 비디오 처리 장치(25)로 데이터 전송이 진행되고 있는 도중에 소정의 우선 순위보다 높은 우선 순위를 갖는 마스터가 버스 사용을 개시하면 데이터 전송을 중단하여야 한다. 이때, 데이터 독출 정보 생성부(2814) 내부의 버퍼에 현재 전송 중인 데이터의 마지막 주소를 저장하고 있다가, 상기 마스터에 의한 버스 사용이 종료되면, 버퍼에 저장된 주소부터 다시 데이터 전송을 시작한다.
먹스(2815)는 버스 타이밍 제어부(2811) 또는 데이터 독출 정보 생성부(2814)에서 전송된 데이터 독출 정보를 선택적으로 수신하고, 선택적으로 수신된 데이터 독출 정보를 메모리(29)로 전송한다. 먹스(2815)로부터 전송된 데이터 전송 정보를 수신한 메모리(29)는 이 데이터 독출 정보가 지시하는 데이터를 마스터들(21-25) 중 어느 하나로 전송한다. 보다 상세하게는, 메모리(29)가 버스 타이밍 제어부(2811)에서 전송된 시작 주소 및 데이터 독출을 지시하는 제어 신호를 수신한 경우에는 수신된 시작 주소를 시작으로 버스트에 해당하는 양만큼의 데이터를 비디오 처리 장치(25)를 제외한 마스터들(21-24) 중 어느 하나로 전송하고, 메모리(29)가 데이터 독출 정보 생성부(2814)에서 전송된 시작 주소 및 데이터 독출을 지시하는 제어 신호를 수신한 경우에는 버스가 사용 중이 아닌 동안에만 데이터를 비디오 처리 장치(25)로 전송한다. 이때, 메모리(29)는 데이터를 전송하기 이전에 마스터들(21-25)에게 데이터 전송됨을 알리기 위하여 응답 신호를 전송한다.
디먹스(2816)는 메모리(29)로부터 전송된 응답 신호들을 수신하고, 수신된 응답 신호들을 분리하여 버스 타이밍 제어부(2811)에서 전송된 데이터 독출 정보에 대한 응답 신호는 버스 타이밍 제어부(2811)로 전송하고, 데이터 독출 정보 생성부(2814)에서 전송된 데이터 독출 정보에 대한 응답 신호는 데이터 독출 정보 생성부(2814)로 전송한다.
도 5는 본 발명의 바람직한 일 실시예에 따른 버스 사용 방법의 흐름도이다.
도 5를 참조하면, 본 실시예에 따른 버스 사용 방법은 도 2에 도시된 버스 시스템에서 수행되는 단계들로서, 다음과 같은 단계들로 구성된다. 이하, 본 실시 예에서는 도 5에 도시된 버스 사용 방법에 대한 설명 부분 중, 장치 A를 비디오 처리 장치(25)라 하고, 장치 B를 메모리 제어 장치(28)라 하고, 장치 C를 비디오 처리 장치(25)를 제외한 마스터들(21-24)이라고 하고 기술하기로 한다. 그러나, 이러한 특정이 비디오 처리 장치(25)를 제외한 마스터(21-24)가 슬레이브로 전환되는 경우를 제외시킴을 의미하는 것은 아니다.
마스터들(21-25) 중, 버스 중재기(27)로부터 버스에 대한 사용 승인을 받은 비디오 처리 장치(25)가 마스터로서 버스를 사용하여 슬레이브에 해당하는 장치 B로 데이터를 전송하거나 슬레이브에 해당하는 메모리 제어 장치(28)로부터 데이터를 수신한다(51). 이어서, 비디오 처리 장치(25)로 수신된 데이터가 소정의 작업을 처리함에 있어 충분하면(52), 즉 비디오 출력 장치(26)가 안정적으로 영상을 출력하기에 충분한 데이터가 비디오 처리 장치(25) 내부의 버퍼에 저장되어 있으면, 비디오 처리 장치(25)에 의한 버스에 대한 사용 요청을 중단시키기 위하여 마스터에 해당하는 비디오 처리 장치(25)를 슬레이브로 전환한다(53).
이어서, 비디오 처리 장치(25)가 슬레이브로 전환된 상태에서 비디오 처리 장치(25)를 제외한 마스터들(21-24) 중, 버스 중재기(27)로부터 버스에 대한 사용 승인을 받은 장치가 마스터로서 버스를 사용하여 슬레이브에 해당하는 메모리 제어 장치(28)로 데이터를 전송하거나 슬레이브에 해당하는 메모리 제어 장치(28)로부터 데이터를 수신하고 있는 중인지를 확인하고, 버스가 사용 중이 아닌 것으로 확인되면(54), 메모리 제어 장치(28)가 마스터로서 버스를 사용할 수 있도록 하기 위하여 슬레이브에 해당하는 메모리 제어 장치(28)를 버스가 사용 중이 아닌 것으로 확인 된 동안에 마스터로 전환한다(55). 이어서, 마스터로 전환된 메모리 제어 장치(28)가 마스터로서 버스를 사용하여 다수의 장치들 중 어느 하나인 비디오 처리 장치(25)로 데이터를 전송하거나 비디오 처리 장치(25)로부터 데이터를 수신한다(56).
만약, 버스가 사용 중인 것으로 확인되면(54), 비디오 처리 장치(25)를 제외한 마스터들(21-24) 중 어느 하나가 마스터로서 버스를 사용하고, 이에 따라 메모리 제어 장치(28)는 슬레이브로서 동작하는 경우에 해당된다. 이어서, 비디오 처리 장치(25)로 수신된 데이터가 소정의 작업을 처리함에 있어 부족하면(58), 즉 비디오 출력 장치(26)가 안정적으로 영상을 출력하기에 충분한 데이터가 비디오 처리 장치(25) 내부의 버퍼에 저장되어 있지 않으면, 비디오 처리 장치(25)가 버스에 대해 사용 요청을 할 수 있도록 하기 위하여 슬레이브로 전환된 메모리 제어 장치(28)를 다시 마스터로 전환한다(59). 이어서 처음 단계부터 다시 수행된다.
도 6은 본 발명의 바람직한 일 실시예에 따른 마스터 슬레이브 전환 방법의 흐름도이다.
도 6을 참조하면, 본 실시예에 따른 마스터 슬레이브 전환 방법은 도 4에 도시된 버스 인터페이스에서 수행되는 단계들로서, 다음과 같은 단계들로 구성된다. 도 6에 도시된 마스터 슬레이브 전환 방법은 메모리 제어 장치(28) 내부에서 수행되는 과정이므로, 메모리 제어 장치(28)를 마스터로 전환한다는 관점에서 기술하는 것보다는 메모리(29)를 마스터로 전환한다는 관점에서 기술하는 것이 논리적이다. 따라서, 도 5의 설명 부분에서는 메모리(29)를 마스터로 전환한다는 관점에서 기술 하기로 한다.
마스터에 해당하는 비디오 처리 장치(25)로부터 비디오 처리 장치(25)가 슬레이브로 전환되었다는 마스터 슬레이브 전환 알림을 수신하면(61), 버스의 상태를 검사한다(62). 여기에서, 마스터 슬레이브 전환 알림은 비디오 처리 장치(25)로 수신된 데이터가 소정의 작업을 처리함에 있어 충분하여 마스터에 해당하는 비디오 처리 장치(25)가 슬레이브로 전환되었다는 것을 나타내는 신호이다. 이어서, 버스의 상태가 검사된 결과, 버스를 사용할 수 있는 것으로 확인되면, 즉 버스가 사용 중이 아닌 것을 확인되면(63), 슬레이브에 해당하는 메모리(29)가 마스터로서 버스를 사용할 수 있도록 하기 위하여 메모리(29)를 마스터로 전환하기 위한 마스터 슬레이브 전환 정보를 생성하고, 생성된 마스터 슬레이브 전환 정보를 비디오 처리 장치(25)로 전송한다.
여기에서, 마스터 슬레이브 전환 정보는 마스터로 전환된 메모리(29)로부터 소정의 데이터를 독출하기 위한 데이터 독출 정보이고, 데이터 독출 정보란 메모리(29)의 주소 및 데이터 독출을 지시하는 제어 신호를 포함한다. 보다 상세하게는 버스의 특성에 따른 사용 타이밍을 검사하여 메모리(29)로부터 버스를 경유하여 소정의 데이터를 독출할 수 있는 타임 슬롯이 있는 지를 검사하고, 검사된 결과 소정의 데이터를 독출할 수 있는 타임 슬롯이 있는 것으로 확인되면, 소정의 우선 순위보다 높은 우선 순위를 갖는 마스터로부터 버스 중재기(27)로 버스에 대한 사용 요청이 있는 지를 검사하고, 검사된 결과 버스에 대한 사용 요청이 없는 것으로 확인되면 마스터 슬레이브 전환 정보를 생성한다.
한편, 상술한 본 발명의 실시예들은 컴퓨터에서 실행될 수 있는 프로그램으로 작성가능하고, 컴퓨터로 읽을 수 있는 기록매체를 이용하여 상기 프로그램을 동작시키는 범용 디지털 컴퓨터에서 구현될 수 있다.
상기 컴퓨터로 읽을 수 있는 기록매체는 마그네틱 저장매체(예를 들면, 롬, 플로피 디스크, 하드디스크 등), 광학적 판독 매체(예를 들면, 시디롬, 디브이디 등) 및 캐리어 웨이브(예를 들면, 인터넷을 통한 전송)와 같은 저장매체를 포함한다.
이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
본 발명에 따르면, 어떠한 마스터도 버스를 사용하지 않는 동안에는 슬레이브에서 마스터로 전환된 메모리 제어 장치(또는 메모리)가 능동적으로 마스터에서 슬레이브로 전환된 장치로 데이터를 전송함으로서 버스를 효율적으로 사용할 수 있다는 효과가 있으며, 또한 이로 인하여 마스터에서 슬레이브로 전환된 장치가 버스 중재기로 버스 사용 요청을 하는 횟수가 줄어들게 됨으로서, 마스터에 해당하는 다 른 장치들이 버스 사용 요청을 할 수 있는 기회가 그만큼 늘어나게 되고, 버스 사용 요청 폭주에 따른 병목 현상을 제거할 수 있다는 효과가 있다. 부가적으로는 버스가 사용되지 않는 시점을 알고 있는 메모리 제어 장치(또는 메모리)에 의해 능동적인 데이터 전송이 이루어지기 때문에 마스터에 해당하는 다른 장치들로도 보다 정확한 시점에 데이터를 전송할 수 있다는 효과가 있다.

Claims (13)

  1. (a) 마스터에 해당하는 장치들 중, 버스 중재기로부터 버스에 대한 사용 승인을 받은 장치가 마스터로서 상기 버스를 사용하여 슬레이브에 해당하는 제 1 장치로 데이터를 전송하거나 슬레이브에 해당하는 상기 제 1 장치로부터 데이터를 수신하고 있는 중인지를 확인하는 단계; 및
    (b) 상기 버스가 사용 중이 아닌 것으로 확인되면, 상기 제 1 장치가 마스터로서 상기 버스를 사용할 수 있도록 하기 위하여 상기 슬레이브에 해당하는 제 1 장치를 상기 버스가 사용 중이 아닌 것으로 확인된 동안에 마스터로 전환하는 단계를 포함하는 것을 특징으로 하는 버스 사용 방법.
  2. 제 1 항에 있어서,
    (c) 상기 마스터로 전환된 제 1 장치가 마스터로서 상기 버스를 사용하여 상기 다수의 장치들 중 어느 하나인 제 2 장치로 데이터를 전송하거나 상기 제 2 장치로부터 데이터를 수신하는 단계를 포함하는 것을 특징으로 하는 버스 사용 방법.
  3. 제 1 항에 있어서,
    (a-2) 마스터에 해당하는 장치들 중, 버스 중재기로부터 버스에 대한 사용 승인을 받은 상기 제 2 장치가 마스터로서 상기 버스를 사용하여 슬레이브에 해당하는 상기 제 1 장치로 데이터를 전송하거나 상기 슬레이브에 해당하는 상기 제 1 장치로부터 데이터를 수신하는 단계; 및
    (a-1) 상기 제 2 장치로 수신된 데이터가 소정의 작업을 처리함에 있어 충분하면 상기 제 2 장치에 의한 상기 버스에 대한 사용 요청을 중단시키기 위하여 마스터에 해당하는 상기 제 2 장치를 슬레이브로 전환하는 단계를 포함하는 것을 특징으로 하는 버스 사용 방법.
  4. 제 3 항에 있어서,
    상기 (a) 단계는 상기 제 2 장치가 슬레이브로 전환된 상태에서 마스터에 해당하는 장치들 중, 버스 중재기로부터 버스에 대한 사용 승인을 받은 장치가 상기 버스를 사용하여 슬레이브에 해당하는 상기 제 1 장치로 데이터를 전송하거나 상기 슬레이브에 해당하는 상기 제 1 장치로부터 데이터를 수신하고 있는 중인지를 확인하는 것을 특징으로 하는 버스 사용 방법.
  5. 제 1 항에 있어서,
    (c) 상기 제 2 장치로 수신된 데이터가 소정의 작업을 처리함에 있어 부족하 면 상기 제 2 장치가 상기 버스에 대해 사용 요청을 할 수 있도록 하기 위하여 상기 슬레이브로 전환된 제 1 장치를 다시 마스터로 전환하는 단계를 포함하고,
    상기 제 1 장치가 다시 마스터로 전환된 상태에서 상기 (a) 단계로 복귀하는 것을 특징으로 하는 버스 사용 방법.
  6. 버스의 상태를 검사하고, 상기 검사된 결과, 상기 버스를 사용할 수 있는 것으로 확인되면, 슬레이브에 해당하는 제 2 장치가 마스터로서 상기 버스를 사용할 수 있도록 하기 위하여 상기 제 2 장치를 마스터로 전환할 것을 지시하는 마스터 슬레이브 전환 지시를 출력하는 버스 상태 검사부; 및
    상기 버스 상태 검사부에서 출력된 마스터 슬레이브 전환 지시를 입력받으면, 마스터로 전환된 상기 제 2 장치로부터 소정의 데이터를 독출하기 위한 데이터 독출 정보를 생성하고, 상기 생성된 데이터 독출 정보를 상기 제 2 장치로 전송하는 데이터 독출 정보 생성부를 포함하는 것을 특징으로 하는 버스 인터페이스.
  7. (a) 마스터에 해당하는 제 1 장치로부터 상기 제 1 장치가 슬레이브로 전환되었다는 마스터 슬레이브 전환 알림을 수신하면, 버스의 상태를 검사하는 단계; 및
    (b) 상기 버스의 상태가 검사된 결과, 상기 버스를 사용할 수 있는 것으로 확인되면, 슬레이브에 해당하는 제 2 장치가 마스터로서 상기 버스를 사용할 수 있도록 하기 위하여 상기 제 2 장치를 마스터로 전환하기 위한 마스터 슬레이브 전환 정보를 생성하고, 상기 생성된 마스터 슬레이브 전환 정보를 상기 제 2 장치로 전송하는 단계를 포함하는 것을 특징으로 하는 마스터 슬레이브 전환 방법.
  8. 제 7 항에 있어서,
    상기 마스터 슬레이브 전환 알림은 상기 제 1 장치로 수신된 데이터가 소정의 작업을 처리함에 있어 충분하여 마스터에 해당하는 상기 제 1 장치가 슬레이브로 전환되었다는 것을 나타내는 것을 특징으로 하는 마스터 슬레이브 전환 방법.
  9. 제 7 항에 있어서,
    상기 마스터 슬레이브 전환 정보는 마스터로 전환된 상기 제 2 장치로부터 소정의 데이터를 독출하기 위한 데이터 독출 정보인 것을 특징으로 하는 마스터 슬레이브 전환 방법.
  10. 제 9 항에 있어서,
    상기 제 2 장치는 메모리이고, 상기 데이터 독출 정보는 상기 제 2 장치의 주소 및 데이터 독출을 지시하는 제어 신호를 포함하는 것을 특징으로 하는 마스터 슬레이브 전환 방법.
  11. 제 7 항에 있어서,
    상기 (a) 단계는
    (a1) 상기 버스의 특성에 따른 사용 타이밍을 검사하여 상기 제 2 장치로부터 상기 버스를 경유하여 소정의 데이터를 독출할 수 있는 타임 슬롯이 있는 지를 검사하는 단계를 포함하는 것을 특징으로 하는 마스터 슬레이브 전환 방법.
  12. 제 11 항에 있어서,
    상기 (a) 단계는
    (a2) 상기 검사된 결과 상기 소정의 데이터를 독출할 수 있는 타임 슬롯이 있는 것으로 확인되면, 상기 버스를 어느 하나의 마스터만이 사용할 수 있도록 하기 위한 마스터들간의 우선 순위에 있어서, 소정의 우선 순위보다 높은 우선 순위를 갖는 마스터로부터 버스 중재기로 상기 버스에 대한 사용 요청이 있는 지를 검사하는 단계; 및
    (a3) 상기 검사된 결과 상기 버스에 대한 사용 요청이 없는 것으로 확인되면 상기 마스터 슬레이브 전환 정보를 생성하는 단계를 포함하는 것을 특징으로 하는 마스터 슬레이브 전환 방법.
  13. 제 1 항 내지 제 5 항 또는 제 7 항 내지 제 12 항 중에 어느 한 항의 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.
KR1020040003581A 2004-01-17 2004-01-17 효율적으로 버스를 사용하는 방법 Expired - Fee Related KR101022472B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040003581A KR101022472B1 (ko) 2004-01-17 2004-01-17 효율적으로 버스를 사용하는 방법
US11/035,426 US7340544B2 (en) 2004-01-17 2005-01-14 Method of using bus and bus interface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040003581A KR101022472B1 (ko) 2004-01-17 2004-01-17 효율적으로 버스를 사용하는 방법

Publications (2)

Publication Number Publication Date
KR20050075642A KR20050075642A (ko) 2005-07-21
KR101022472B1 true KR101022472B1 (ko) 2011-03-16

Family

ID=34825033

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040003581A Expired - Fee Related KR101022472B1 (ko) 2004-01-17 2004-01-17 효율적으로 버스를 사용하는 방법

Country Status (2)

Country Link
US (1) US7340544B2 (ko)
KR (1) KR101022472B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7054966B2 (en) * 2004-06-14 2006-05-30 General Electric Company Data processing system
JP4631569B2 (ja) * 2005-07-12 2011-02-16 パナソニック株式会社 通信システム、並びにこれに用いられるマスター装置及びスレーブ装置、通信方法
US8213461B2 (en) * 2006-03-29 2012-07-03 Arm Limited Method of designating slots in a transmission frame for controlling transmission of data over an interconnect coupling a plurality of master units with a plurality of slave units
TW200846913A (en) * 2007-05-21 2008-12-01 Via Tech Inc Device information management systems and methods
US8359557B1 (en) * 2011-05-03 2013-01-22 Xilinx, Inc. Method and apparatus for generating data bus interface circuitry
WO2016019938A1 (de) * 2014-08-08 2016-02-11 Gentherm Gmbh Bussystem und verfahren zu dessen steuerung
US20170075827A1 (en) * 2015-09-11 2017-03-16 Avago Technologies General Ip (Singapore) Pte. Ltd. I/o command id collision avoidance in a memory device
CN113434354B (zh) * 2021-08-27 2021-12-03 苏州浪潮智能科技有限公司 一种总线异常处置方法、装置、电子设备及可读存储介质
CN114301330B (zh) * 2021-12-28 2024-07-19 苏州汇川控制技术有限公司 制动单元控制方法、系统、设备与计算机可读存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970016971A (ko) * 1995-09-21 1997-04-28 정장호 시리얼 버스를 이용한 이중화 장치
KR20000046342A (ko) * 1998-12-31 2000-07-25 강병호 마스터 모드와 슬레이브 모드 선택기능을 갖는 마이크로 프로세서 보드

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5369744A (en) * 1989-10-16 1994-11-29 Hitachi, Ltd. Address-translatable graphic processor, data processor and drawing method with employment of the same
JPH07248992A (ja) * 1994-03-10 1995-09-26 Mita Ind Co Ltd 画像データ転送制御装置
EP0734011A3 (en) * 1995-03-21 1999-01-20 Sun Microsystems, Inc. Field synchronization of independent frame buffers
KR100221028B1 (ko) 1996-07-23 1999-09-15 윤종용 그래픽 가속기 및 이를 이용한 메모리 프리패치 방법
JP3573586B2 (ja) 1997-01-28 2004-10-06 株式会社ルネサステクノロジ データ処理装置
US6006291A (en) 1997-12-31 1999-12-21 Intel Corporation High-throughput interface between a system memory controller and a peripheral device
US6032178A (en) * 1998-01-12 2000-02-29 Siemens Aktiengesellschaft Method and arrangement for data transmission between units on a bus system selectively transmitting data in one of a first and a second data transmission configurations
US6463494B1 (en) * 1998-12-30 2002-10-08 Intel Corporation Method and system for implementing control signals on a low pin count bus
US6401142B1 (en) * 1999-05-24 2002-06-04 Advanced Micro Devices, Inc. Apparatus and method for selective bus transfer using master and slave modes
US6496277B1 (en) * 1999-07-23 2002-12-17 Xerox Corporation Data flow control and storage facility for an image reproduction system
KR100621615B1 (ko) 1999-08-30 2006-09-06 삼성전자주식회사 마스터 및 슬레이브 모드를 모두 지원하는 스왑 베이 디바이스와 이를 갖는 휴대용 컴퓨터
JP2001101128A (ja) 1999-09-27 2001-04-13 Toshiba Corp データ処理装置
JP2001135010A (ja) 1999-11-04 2001-05-18 Nec Corp マスター／スレーブ切替システム
KR20010056115A (ko) 1999-12-14 2001-07-04 박종섭 마스터/슬래이브 구조의 양방향 인터럽트 방법
JP2002334053A (ja) 2001-05-08 2002-11-22 Matsushita Electric Ind Co Ltd データ転送制御装置
JP2002334050A (ja) 2001-05-10 2002-11-22 Canon Inc メモリ制御回路およびメモリ制御方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970016971A (ko) * 1995-09-21 1997-04-28 정장호 시리얼 버스를 이용한 이중화 장치
KR20000046342A (ko) * 1998-12-31 2000-07-25 강병호 마스터 모드와 슬레이브 모드 선택기능을 갖는 마이크로 프로세서 보드

Also Published As

Publication number Publication date
US7340544B2 (en) 2008-03-04
KR20050075642A (ko) 2005-07-21
US20050177663A1 (en) 2005-08-11

Similar Documents

Publication Publication Date Title
US6078976A (en) Bridge device that prevents decrease in the data transfer efficiency of buses
KR100585116B1 (ko) 멀티 뱅크 메모리의 억세스 효율을 개선한 아비터, 이를구비한 메모리 억세스 중재 시스템 및 그 방법
KR100644596B1 (ko) 버스 시스템 및 그 버스 중재방법
KR102106541B1 (ko) 공유 리소스 액세스 중재 방법 및 이를 수행하기 위한 공유 리소스 액세스 중재 장치 및 공유 리소스 액세스 중재 시스템
US6697904B1 (en) Preventing starvation of agents on a bus bridge
JP2006113689A (ja) バスブリッジ装置およびデータ転送方法
JP4198376B2 (ja) バスシステム及びバスシステムを含む情報処理システム
KR101022472B1 (ko) 효율적으로 버스를 사용하는 방법
JP4902640B2 (ja) 集積回路、及び集積回路システム
US20080052424A1 (en) Data access system, data access apparatus, data access integrated circuit, and data access method
US8209453B2 (en) Arbiter, a system and a method for generating a pseudo-grant signal
US20020078282A1 (en) Target directed completion for bus transactions
US7865645B2 (en) Bus arbiter, bus device and system for granting successive requests by a master without rearbitration
US20070101032A1 (en) Bus arbitration circuit and bus arbitration method
WO1996035172A1 (en) Controller for providing access to a video frame buffer in a split-bus transaction environment
JP4193746B2 (ja) マトリックス状バス接続システム
US5627968A (en) Data transfer apparatus which allows data to be transferred between data devices without accessing a shared memory
US6502150B1 (en) Method and apparatus for resource sharing in a multi-processor system
JP2006293927A (ja) ダイレクトメモリアクセス制御装置及びダイレクトメモリアクセス制御装置を含むシステムｌｓｉ
US8713205B2 (en) Data transfer device and data transfer method
JPH10307787A (ja) バッファメモリ装置
KR20080046067A (ko) 메모리 시스템 및 듀얼 포트 메모리의 접근 제어 방법
KR100441996B1 (ko) 직접 메모리 액세스 제어기 및 제어 방법
JP2010140440A (ja) バス調停装置
JP2007316880A (ja) デュアルポートメモリのアクセス権調停方式

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20140227

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 20150226

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20170224

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20180227

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20190309

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20190309