[go: up one dir, main page]

KR970063580A - 반도체 기판 및 그 제조방법 - Google Patents

반도체 기판 및 그 제조방법 Download PDF

Info

Publication number
KR970063580A
KR970063580A KR1019970005423A KR19970005423A KR970063580A KR 970063580 A KR970063580 A KR 970063580A KR 1019970005423 A KR1019970005423 A KR 1019970005423A KR 19970005423 A KR19970005423 A KR 19970005423A KR 970063580 A KR970063580 A KR 970063580A
Authority
KR
South Korea
Prior art keywords
silicon
covalent radius
impurity
covalent
radius
Prior art date
Application number
KR1019970005423A
Other languages
English (en)
Other versions
KR100273832B1 (ko
Inventor
히로유키 이와사키
Original Assignee
가네코 히사시
닛폰 덴키 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네코 히사시, 닛폰 덴키 가부시끼가이샤 filed Critical 가네코 히사시
Publication of KR970063580A publication Critical patent/KR970063580A/ko
Application granted granted Critical
Publication of KR100273832B1 publication Critical patent/KR100273832B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

반도체 기관 제조방법이 공개되며, 이 반도체 기판 제조방법은 실리콘 기판의 표면에 에피택셜 층이 성장되기 전에 또는 그 후에, 불순물이 도핑된 실리콘 기판의 표면에 마스크를 선택적으로 형성하는 단계; 불순물의 공유결합 반경이 실리콘의 공유결합 반경보다 작을 때에는 상기 마스크를 사용하여 실리콘의 공유결합 반경보다 큰 공유결합 반경을 가지고 있는 불순물을 선택적으로 주입하고, 상기 불순물의 공유결합 반경이 실리콘의 공유결합 반경보다 클 때에는, 실리콘의 공유결합 반경보다 작은 공유결합 반경을 가지고 있는 불순물을 선택적으로 주입하는 단계를 포함하고 있다. 또한, 이 방법에 의해 얻어진 반도체 기판이 공개된다.

Description

반도체 기판 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도 내지 제2c도는 각각 본 발명의 제1실시예에 따른 제조 단계를 보인 단면도.

Claims (6)

  1. 실리콘 기판의 표면에 에피택셜 층을 형성함으로써 준비된 에피택셜 실리콘 반도체 기판으로서, 상기 실리콘 기판의 불순물의 공유결합 반경이 실리콘의 공유결합 반경보다 작을 때에, 실리콘의 공유결합 반경보다 큰 공유결합 반경을 가지고 있는 불순물이 상기 실리콘 기판과 상기 에피택셜 층의 경계면에 선택적으로 도핑되는 것을 특징으로 하는 에피택셜 실리콘 반도체 기판.
  2. 실리콘 기판의 표면에 에피택셜 층을 형성함으로써 준비된 에피택셜 실리콘 반도체 기판으로서, 상기 실리콘 기판의 불순물의 공유결합 반경이 실리콘의 공유결합 반경보다 클 때에, 실리콘의 공유결합 반경보다 작은 공유결합 반경을 가지고 있는 불순물이 상기 실리콘 기판과 상기 에피택셜 층의 경계면에 선택적으로 도핑되는 것을 특징으로 하는 에피택셜 실리콘 반도체 기판.
  3. 제1항에 있어서, 불순물로서 붕소가 도핑된 실리콘 기판에 게르마늄이 선택적으로 주입되고, 불순물로서 붕소가 도핑된 에피택셜 층이 상기 실리콘 기판의 표면에 성장되는 것을 특징으로 하는 에피택셜 실리콘 반도체 기판.
  4. 제2항에 있어서, 불순물로서 붕소가 도핑된 실리콘 기판에 기르마늄이 선택적으로 주입되고, 불순물로서 붕소가 도핑된 에피택셜 층이 상기 실리콘 기판의 표면에 성장되는 것을 특징으로 하는 에피택셜 실리콘 반도체 기판.
  5. 불순물이 도핑된 실리콘 기판의 표면에 마스크를 선택적으로 형성하는 단계; 상기 불순물의 공유결합 반경이 실리콘의 공유결합 반경보다 큰 공유결합 반경을 가지고 있는 불순물을 주입하고, 상기 불순물의 공유결합 반경이 실리콘의 공유결합 반경보다 작을 때에는 상기 마스크를 사용하여 상기 실리콘 기판에 실리콘의 공유결합 반경보다 클 때에는 상기 마스크를 사용하여 상기 실리콘 기판에 실리콘의 공유결합 반경보다 작은 공유결합 반경을 가지고 있는 불순물을 주입하는 단계; 및 상기 마스크를 제거한 후에 상기 실리콘 기판의 상기 표면에 에피택셜 층을 성장시키는 단계를 포함하고 있는 것을 특징으로 하는 에피택셜 실리콘 반도체 기판 제조방법.
  6. 불순물이 도핑된 실리콘 기판의 표면에 에피택셜 층을 성장시키는 단계; 상기 에피택셜 층의 표면에 마스크를 선택적으로 형성하는 단계; 및 상기 불순물의 공유결합 반경이 실리콘의 공유결합 반경보다 작을 때에는 상기 마스크를 사용하여 상기 실리콘 기판과 상기 에피택셜 층의 경계면에 실리콘의 공유결합 반경보다 큰 공유결합 반경을 가지고 있는 불순물을 주입하고, 상기 불순물의 공유결합 반경이 실리콘의 공유결합 반경보다 클 때에는 상기 마스크를 사용하여 상기 경계면에 실리콘의 공유결합 반경보다 작은 공유결합 반경을 가지고 있는 불순물을 주입하는 단계를 포함하고 있는 것을 특징으로 하는 에피택셜 실리콘 반도체 기판 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970005423A 1996-02-23 1997-02-22 반도체 기판 및 그 제조방법 KR100273832B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8036039A JPH09232324A (ja) 1996-02-23 1996-02-23 半導体基板及びその製造方法
JP96-036039 1996-02-23

Publications (2)

Publication Number Publication Date
KR970063580A true KR970063580A (ko) 1997-09-12
KR100273832B1 KR100273832B1 (ko) 2001-01-15

Family

ID=12458575

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970005423A KR100273832B1 (ko) 1996-02-23 1997-02-22 반도체 기판 및 그 제조방법

Country Status (3)

Country Link
EP (1) EP0791957A3 (ko)
JP (1) JPH09232324A (ko)
KR (1) KR100273832B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2998724B2 (ja) 1997-11-10 2000-01-11 日本電気株式会社 張り合わせｓｏｉ基板の製造方法
DE102004060624B4 (de) * 2004-12-16 2010-12-02 Siltronic Ag Halbleiterscheibe mit epitaktisch abgeschiedener Schicht und Verfahren zur Herstellung der Halbleiterscheibe
JP2010283296A (ja) * 2009-06-08 2010-12-16 Sumco Corp シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5491079A (en) * 1977-12-28 1979-07-19 Nec Corp Manufacture of semiconductor device
JPS5721815A (en) * 1980-07-15 1982-02-04 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS5830144A (ja) * 1981-08-18 1983-02-22 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS6031231A (ja) * 1983-07-29 1985-02-18 Toshiba Corp 半導体基体の製造方法
JPS6149418A (ja) * 1984-08-17 1986-03-11 Matsushita Electronics Corp 半導体装置の製造方法
US5250445A (en) * 1988-12-20 1993-10-05 Texas Instruments Incorporated Discretionary gettering of semiconductor circuits
JPH0410544A (ja) * 1990-04-27 1992-01-14 Hitachi Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0791957A3 (en) 1997-10-29
JPH09232324A (ja) 1997-09-05
EP0791957A2 (en) 1997-08-27
KR100273832B1 (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
EP1211734A4 (en) VERTICAL SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF
WO2003028108A1 (en) Semiconductor device and method for fabricating the same
EP0809296A3 (en) Method of fabricating a semiconductor device with protection means
KR880014691A (ko) 반도체 장치의 제조방법
EP1187194A3 (en) Method for manufacturing semiconductor integrated circuit device
WO2003036699A3 (en) Lateral semiconductor-on-insulator structure and corresponding manufacturing methods
KR970063580A (ko) 반도체 기판 및 그 제조방법
EP1331662A3 (en) SOI semiconductor device and method for producing the same
WO1997036317A3 (en) A method for producing a semiconductor device having semiconductor layers of sic by the use of an implanting step and a device produced thereby
KR890003026A (ko) 고속 고집적 반도체소자(BiCMOS)의 제조방법
CN100573906C (zh) 控制应变半导体层中位错行为的结构和方法
KR920003414A (ko) 고융점금속 성장방법
EP1187193A3 (en) Semiconductor integrated circuit device and method of manufacturing the same
EP0875942A3 (de) MOS-Transistor und Verfahren zu dessen Herstellung
TW302539B (en) Manufacturing method of deep submicron PMOS device shallow junction
KR960043104A (ko) 반도체 장치의 소자분리 방법
KR910020917A (ko) 부동 게이트 전계효과 트랜지스터 구조 및 그 제조 방법
KR920022448A (ko) Cmos 반도체 소자의 웰 및 소자 격리구조 제조 방법
KR910017663A (ko) 트랜지스터 제조방법
KR950024298A (ko) 반도체장치 매몰층 제조 방법
KR970008471A (ko) 반도체소자 제조방법
KR960005880A (ko) 반도체 바이폴라소자의 메몰층형상방법
KR960026141A (ko) 실리콘 기판에 의한 얕은 접합층 저온 형성방법
ATE443925T1 (de) Verfahren zur herstellung eines halbleiterbauelements
KR910008855A (ko) 쇼트키 트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19970222

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19970222

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19990716

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20000620

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20000905

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20000906

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20040610