[go: up one dir, main page]

KR970055570A - 혼합형 주파수 합성기 - Google Patents

혼합형 주파수 합성기 Download PDF

Info

Publication number
KR970055570A
KR970055570A KR1019950047064A KR19950047064A KR970055570A KR 970055570 A KR970055570 A KR 970055570A KR 1019950047064 A KR1019950047064 A KR 1019950047064A KR 19950047064 A KR19950047064 A KR 19950047064A KR 970055570 A KR970055570 A KR 970055570A
Authority
KR
South Korea
Prior art keywords
frequency
output
phase
value
signal
Prior art date
Application number
KR1019950047064A
Other languages
English (en)
Other versions
KR0149126B1 (ko
Inventor
김대용
김수현
한제덕
조경록
임태영
Original Assignee
양승택
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원 filed Critical 양승택
Priority to KR1019950047064A priority Critical patent/KR0149126B1/ko
Publication of KR970055570A publication Critical patent/KR970055570A/ko
Application granted granted Critical
Publication of KR0149126B1 publication Critical patent/KR0149126B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/03—Digital function generators working, at least partly, by table look-up
    • G06F1/0321—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 혼합형 주파수 합성기에 관한 것으로 종래기술에서의 직접 디지탈 주파수 합성기와 위상동기루프 주파수 합성기가 소비전력이 크고 천이 속도가 낮고 회로가 복잡하며 칩면적이 컸던 문제점을 해결하기 위해 위상동기루프 주파수 합성부의 앞단에 기준주파수 발생부를 직렬로 연결하여 구형과 펄스출력을 기준주파수로 사용할 수 있도록 구성하여 고주파 정현파인 캐리어 주파수 발생기 루프로 사용한 것이고 또한 위상동기루프 주파수 합성부의 출력이 원하는 높은 주파수에서 가변 대역폭의 주파수를 미세조정할 수 있도록 상향변환시키기 위하여 가변 출력대역폭만큼의 미세조정이 가능한 또 다른 주파수 합성기의 출력을 궤환회로에 주입되도록 구성한 것이다.

Description

혼합형 주파수 합성기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 혼합형 주파수 합성기의 블럭 구성도.

Claims (6)

  1. 주파수 제어신호에 해당한 일정 데이타 입력값을 시스템 클럭주파수에 따라 누산하여 최상위비트인 최종자리올림 출력값이 일정주기를 갖는 출력파형의 신호를 기준 주파수로 발생하는 기준 주파수 발생수단과 상기 기준 주파수 발생수단으로부터 발생된 기준 주파수와 궤환되어 혼합 및 주입된 고주파 캐리어 주파수를 합성하여 원하는 출력 주파수로 가변 대역폭의 주파수를 미세 조정할 수 있도록 상향변환 시키는 위상동기루프 주파수 합성수단과 주파수 제어신호에 해당한 이정 데이타 입력값을 클럭주파수에 따라 누산하여 양자화 및 필터링을 거친후 원하는 정현파를 출력하는 직접 디지찰 주파수 합성수단과 상기 직접 디지탈 주파수 합성수단으로부터 출력된 주파수와 국부잘진 주파수를 혼합한 후 상기 위상동기루프 주파수 합성수단으로부터 궤환된 출력 주파수와 재혼합하여 상기 위상동기루프 주파수 합성수단에 주입하는 주파수 혼합수단으로 구성된 것을 특징으로 하는 혼합형 주파수 합성기.
  2. 제1항에 있어서 상기 기준 주파수 발생수단은 주파수 제어신호로 소정 비트의 2진 데이타 입력값이 일시 저장되는 제1주파수 입력 레지스터와, 시스템 클럭 주파수에 따라 상기 입력된 2진 데이타값과 궤환된 출력 데이타값이 가산되어 출력신호의 위상값을 계수하는 제1위상누산기와, 상기 제1위상누산기를 통해 출력된 계수값을 일시 저장하여 출력하는 제1출력버퍼와 상기 제1출력버퍼로부터 출력된 계수값의 최상위비트(MSB)인 최종자리올림(Carry)값이 일정주기를 갖는 출력파형으로 출력되도록 일정 주파수를 선택하는 주파수 선택부로 구성된 것을 특징으로 하는 혼합형 주파수 합성기.
  3. 제1항에 있어서 상기 위상동기루프 주파수 합성수단은 상기 기준 주파수 발생수단으로부터 발생된 기준 주파수의 출력신호와 소정 비율로 분주 및 궤환된 신호의 위상을 비교 검출하는 위상 검출기와, 상기 위상 검출기를 통해 검출된 신호의 고주파 성분을 제거하여 완전한 정편하를 출력하는 제1저역통과필터와 상기 제1저역통과필터의 출력신호에 상응한 고주파 캐리어신호를 출력하는 전압제어발진기와 상기 전압제어발진기로부터 궤환된 출력주파를 상기 주파수 혼합수단을 통해 혼합 및 주입하여 원하는 주파수로 상향변환시키도록 1/N 분주하는 프로그램머블 1/N 분주부로 구성된 것을 특징으로 하는 혼합형 주파수 합성기.
  4. 제1항에 있어서 상기 직접 디지탈 주파수 합성수단은 주파수 제어신호로 소정 비트의 2진 데이타 입력값이 일시 저장되는 제2주파수 입력 레지스터와 시스템클럭 주파수에 따라 상기 입력된 2진 데이타값과 궤환된 출력 데이타값이 가산되어 출력신호의 위상값을 계수하는 제2위상누산기와, 상기 제2위상누산기를 통해 출력된 계수값을 일시 저장하여 출력하는 제2출력버퍼와 상기 제2출력버퍼를 통해 출력된 주소비트의 입력에 따라 정형파형을 나타내는 일련의 데이타값을 출력하는 사인 룩 업테이블의 사인롬과 상기 사인 롬에서 출력되는 데이타를 아날로그 데이타로 변환하여 양자화된 사인파형을 출력하는 디지탈-아날로그 변환기와 상기 디지탈 -아날로그 변환기에서 출력되는 사인파형에서 고주파 성분을 제거하여 정확한 정현파를 출력하는 제2저역통과필터로 구성된 것을 특징으로 하는 혼합형 주파수 합성기.
  5. 제1항 또는 제4항에 있어서 상기 주파수 혼합수단은 국부발진기(LO)와 상기 제2저역통과필터로부터 출력된 정현파와 상기 구부 발진기로부터 출력된 국부발진주파수를 혼합하는 제1주파수 혼합기와 상기 제1주파수 혼합기에서 혼합된 출력신호와 상기 위상 동기루프 주파수 합성수단에서 출력되어 궤환된 출력주파수를 다시 혼합하여 상기 프로그램머블 1/N 분주부에 주입하는 제2주파수 혼합기로 구성된 것을 특징으로 하는 혼합형 주파수 합성기.
  6. 제1항에 있어서 상기 기준 주파수 발생수단은 자신에게서 출력된 기준 주파수를 동시에 상기 직접 디지탈 주파수 합성수단에 입력하는 것을 특징으로 하는 혼합형 주파수 합성기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950047064A 1995-12-06 1995-12-06 혼합형 주파수 합성기 KR0149126B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950047064A KR0149126B1 (ko) 1995-12-06 1995-12-06 혼합형 주파수 합성기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950047064A KR0149126B1 (ko) 1995-12-06 1995-12-06 혼합형 주파수 합성기

Publications (2)

Publication Number Publication Date
KR970055570A true KR970055570A (ko) 1997-07-31
KR0149126B1 KR0149126B1 (ko) 1998-12-15

Family

ID=19438042

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950047064A KR0149126B1 (ko) 1995-12-06 1995-12-06 혼합형 주파수 합성기

Country Status (1)

Country Link
KR (1) KR0149126B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010069612A (ko) * 2001-04-20 2001-07-25 유흥균 초고속 디지탈 하이브리드 주파수 합성기 설계 기술
KR20010083790A (ko) * 2001-06-26 2001-09-03 유흥균 고순도 주파수 스펙트럼과 초고속 스위칭 속도를 갖는위상고정루프(pll) 주파수합성기 설계 기술
US8731126B2 (en) 2009-11-16 2014-05-20 Electronics And Telecommunications Research Institute Phase locked loop and satellite communication terminal using the same
KR101437404B1 (ko) * 2013-02-21 2014-09-15 주식회사 한화 주파수 합성 장치 및 방법
CN112087230A (zh) * 2020-09-17 2020-12-15 中国科学院空天信息创新研究院 宽带线性调频信号发生装置及方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100677073B1 (ko) * 1999-10-26 2007-02-01 삼성전자주식회사 디지털 타이밍 복원장치
KR20020087024A (ko) * 2002-10-09 2002-11-21 유흥균 초고속 분수형 디지털 하이브리드 주파수 합성기설계방법과 장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010069612A (ko) * 2001-04-20 2001-07-25 유흥균 초고속 디지탈 하이브리드 주파수 합성기 설계 기술
KR20010083790A (ko) * 2001-06-26 2001-09-03 유흥균 고순도 주파수 스펙트럼과 초고속 스위칭 속도를 갖는위상고정루프(pll) 주파수합성기 설계 기술
US8731126B2 (en) 2009-11-16 2014-05-20 Electronics And Telecommunications Research Institute Phase locked loop and satellite communication terminal using the same
KR101437404B1 (ko) * 2013-02-21 2014-09-15 주식회사 한화 주파수 합성 장치 및 방법
CN112087230A (zh) * 2020-09-17 2020-12-15 中国科学院空天信息创新研究院 宽带线性调频信号发生装置及方法

Also Published As

Publication number Publication date
KR0149126B1 (ko) 1998-12-15

Similar Documents

Publication Publication Date Title
US6198353B1 (en) Phase locked loop having direct digital synthesizer dividers and improved phase detector
KR970009902B1 (ko) 합성 장치를 갖춘 무선 선택 호출 수신 장치
US6294936B1 (en) Spread-spectrum modulation methods and circuit for clock generator phase-locked loop
JP2526847B2 (ja) ディジタル方式無線電話機
EP0538903B1 (en) Frequency synthesis using frequency controlled carrier modulated with PLL feedback signal
KR950007299A (ko) 고속 록업과 고안정 발진을 얻을수 있는 pll 주파수 합성기 및 pll 주파수 합성방법
CN103490777A (zh) 低杂散频率合成器
US5656976A (en) Hybrid frequency synthesizer
EP1077529B1 (en) Phase modulation having individual placed edges
US6060917A (en) Frequency synthesizer
KR970055570A (ko) 혼합형 주파수 합성기
KR960036338A (ko) 가변 분주비를 설정하는 장치 및 방법과 이를 활용한 장치
KR20050012499A (ko) Ｄｄｓ를 이용한 클럭 발생 장치
US7071787B2 (en) Method and apparatus for the reduction of phase noise
JP3344790B2 (ja) 周波数シンセサイザ
EP0780976B1 (en) Digital frequency divider phase shifter
US6233296B1 (en) Circuit for generating a signal with adjustable frequency
RU2273952C2 (ru) Синтезатор частоты
JPH0832350A (ja) 周波数シンセサイザ
JPH06216646A (ja) 正弦波発生装置
KR19980080410A (ko) 디지털클록 신시사이저
RU23540U1 (ru) Синтезатор частоты
US3509483A (en) Frequency synthesizer apparatus
KR20060128124A (ko) 광대역 주파수 합성기
RU2166833C1 (ru) Цифровой синтезатор частотно-модулированных сигналов

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19951206

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19951206

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19980227

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980523

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980602

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980602

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010529

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020529

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030530

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040401

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20050601

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20060601

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20070531

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20080530

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20080530

Start annual number: 11

End annual number: 11

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20100510