KR970054360A - 반도체소자의 트랜지스터 형성방법 - Google Patents
반도체소자의 트랜지스터 형성방법 Download PDFInfo
- Publication number
- KR970054360A KR970054360A KR1019950046983A KR19950046983A KR970054360A KR 970054360 A KR970054360 A KR 970054360A KR 1019950046983 A KR1019950046983 A KR 1019950046983A KR 19950046983 A KR19950046983 A KR 19950046983A KR 970054360 A KR970054360 A KR 970054360A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- gate electrode
- trench
- semiconductor device
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 10
- 239000004065 semiconductor Substances 0.000 title claims abstract description 8
- 230000015572 biosynthetic process Effects 0.000 title 1
- 239000004020 conductor Substances 0.000 claims abstract 9
- 238000005530 etching Methods 0.000 claims abstract 6
- 239000012535 impurity Substances 0.000 claims abstract 4
- 239000002184 metal Substances 0.000 claims abstract 3
- 239000000758 substrate Substances 0.000 claims abstract 3
- 230000006866 deterioration Effects 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 abstract 1
- 230000010354 integration Effects 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체소자의 트랜지스터 형성방법에 관한 것으로, 게이트전극마스크를 이용한 식각공정으로 상기 반도체기판에 트렌치를 형성하고 전체표면상부에 게이트절연막을 형성한 다음, 상기 트렌치를 매립하는 게이트전극용 도전체를 형성하고 이를 평탄화식각하여 상기 트렌치에 소정두께로 남는 게이트전극용 도전체패턴을 형성한 다음, 상기 도전체패턴 상부에 선택적으로 금속층을 형성하고 이를 마스크로 하여 상기 반도체기판에 불순물층을 형성한 다음, 이를 확산시켜 소오스/드레인 접합을 형성함으로써 외확산에 의한 게이트전극용 도전체의 특성 및 신뢰성 저하를 방지할 수 있는 트랜지스터를 형성하여 접합누설전류를 감소시킴으로써 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2F도는 본 발명의 실시예에 따른 반도체소자의 트랜지스터 형성공정을 도시한 단면도.
Claims (5)
- 게이트전극마스크를 식각공정으로 반도체기판의 소정부분을 식각하여 트렌치를 형성하는 공정과, 상기 트렌치를 포함하는 전체표면상부에 게이트절연막을 형성하는 공정과, 상기 트렌치를 매립하는 게이트전극용 도전체를 전체표면상부에 형성하는 공정과, 상기 게이트전극용 도전체를 일정두께 평탄화식각하여 상기 트렌치 내부에 게이트전극용 도전체패턴을 형성하는 공정과, 상기 도전체패턴 상부에 금속층을 일정두께 선택적으로 형성하는 공정과, 전체표면상부에 불순물층을 이온주입하여 불순물층을 형성한 다음, 이를 확산시켜 소오스/드레인접합을 형성하는 공정을 포함하는 반도체소자의 트랜지스터 형성방법.
- 제1항에 있어서, 상기 트렌치는 800 내지 3500Å 두께 형성되는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.
- 제1항에 있어서, 상기 평탄화식각공정은 상기 게이트전극용 도전체 전체두께의 5 내지 70퍼센트가 식각되는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.
- 제1항에 있어서, 상기 금속층은 500 내지 2500Å 두께 형성되는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.
- 제1항에 있어서, 상기 소오스/드레인 접합은 상기 트렌치 깊이의 50 내지 150퍼센트 접합깊이로 형성되는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950046983A KR970054360A (ko) | 1995-12-06 | 1995-12-06 | 반도체소자의 트랜지스터 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950046983A KR970054360A (ko) | 1995-12-06 | 1995-12-06 | 반도체소자의 트랜지스터 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970054360A true KR970054360A (ko) | 1997-07-31 |
Family
ID=66593602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950046983A Withdrawn KR970054360A (ko) | 1995-12-06 | 1995-12-06 | 반도체소자의 트랜지스터 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970054360A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000003980A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 반도체 소자의 트랜지스터 및 그 형성 방법 |
| KR100481657B1 (ko) * | 2000-12-27 | 2005-04-08 | 가부시끼가이샤 도시바 | 반도체 장치 및 그 제조 방법 |
| KR100827515B1 (ko) * | 2007-03-19 | 2008-05-06 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
-
1995
- 1995-12-06 KR KR1019950046983A patent/KR970054360A/ko not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000003980A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 반도체 소자의 트랜지스터 및 그 형성 방법 |
| KR100481657B1 (ko) * | 2000-12-27 | 2005-04-08 | 가부시끼가이샤 도시바 | 반도체 장치 및 그 제조 방법 |
| KR100827515B1 (ko) * | 2007-03-19 | 2008-05-06 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930017188A (ko) | 전계효과 트랜지스터 및 그 제조방법 | |
| KR970004045A (ko) | 소이(soi) 구조의 모스 트랜지스터 및 그 제조방법 | |
| KR960012564A (ko) | 박막 트랜지스터 및 그 형성방법 | |
| KR100272527B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR960015739A (ko) | 반도체소자의 미세콘택 형성방법 | |
| KR970054360A (ko) | 반도체소자의 트랜지스터 형성방법 | |
| KR960043091A (ko) | 반도체장치의 제조방법 | |
| KR970003613A (ko) | 반도체소자의 트랜지스터 형성방법 | |
| KR970077223A (ko) | 콘택홀을 가지는 반도체 장치 및 그의 형성 방법 | |
| KR950021753A (ko) | 전계 효과형 반도체 소자의 제조방법 | |
| KR20070067441A (ko) | 중첩된 셀 구조에서 트랜지스터의 제조 방법 | |
| KR960026766A (ko) | 트랜지스터 제조방법 | |
| KR930015034A (ko) | 반도체 장치의 제조방법 | |
| KR980005876A (ko) | 박막 트랜지스터 제조방법 | |
| KR950021745A (ko) | 반도체 장치의 모스형 전계효과 트랜지스터(mosfet) 제조방법 | |
| KR950021276A (ko) | 반도체 모스펫(mosfet) 제조방법 | |
| KR970030905A (ko) | 트랜지스터 제조방법 | |
| KR970023887A (ko) | 모스펫 제조방법 | |
| KR950021397A (ko) | 반도체 소자의 트렌치 소자분리막 및 그 형성방법 | |
| KR950021237A (ko) | 전계 효과형 반도체 소자의 제조방법 | |
| KR970003520A (ko) | 미세 반도체 소자의 콘택홀 형성방법 | |
| KR960043252A (ko) | 박막 트랜지스터 제조 방법 | |
| KR960012573A (ko) | 트랜지스터 및 그 제조방법 | |
| KR960015813A (ko) | 모스펫 형성방법 | |
| KR960043170A (ko) | 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19951206 |
|
| PG1501 | Laying open of application | ||
| PC1203 | Withdrawal of no request for examination | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |