[go: up one dir, main page]

KR970049517A - 고속 중형컴퓨터에 있어서 isdn보드의 데이타 전달방법 - Google Patents

고속 중형컴퓨터에 있어서 isdn보드의 데이타 전달방법 Download PDF

Info

Publication number
KR970049517A
KR970049517A KR1019950069179A KR19950069179A KR970049517A KR 970049517 A KR970049517 A KR 970049517A KR 1019950069179 A KR1019950069179 A KR 1019950069179A KR 19950069179 A KR19950069179 A KR 19950069179A KR 970049517 A KR970049517 A KR 970049517A
Authority
KR
South Korea
Prior art keywords
board
kernel
isdn
high speed
processor
Prior art date
Application number
KR1019950069179A
Other languages
English (en)
Other versions
KR0171769B1 (ko
Inventor
김세일
Original Assignee
유기범
대우통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유기범, 대우통신 주식회사 filed Critical 유기범
Priority to KR1019950069179A priority Critical patent/KR0171769B1/ko
Publication of KR970049517A publication Critical patent/KR970049517A/ko
Application granted granted Critical
Publication of KR0171769B1 publication Critical patent/KR0171769B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1663—Access to shared memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명은 고속 중형컴퓨터에 있어서 ISDN보드의 데이터 전달방법에 관한 것으로, 시스템 버스에 프로세서들과 공유 메모리와 입출력제어보드들이 공통으로 연결되어 있고, 상기 입출력보드들에 입출력버스를 통해 적어도 하나 이상의 ISDN보드가 연결된 다중 프로세서 시스템에 있어서, 상기 IOP커널(32)과 ISDN보드(33) 사이에 논리적인 세어드 메모리 버퍼(40)를 구현하고, 상기 IOP커널(32)과 프로세서 커널(31) 사이에 상기 세어드 메모리 버퍼의 미러구조(41)를 구현하여 상기 IOP커널에 트랜스페어런트하게 ISDN보드와 프로세서 커널간에 데이터를 전달할 수 있다.

Description

고속 중형컴퓨터에 있어서 ISDN보드의 데이터 전달방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따라 ISDN보드의 데이터를 시스템으로 전달하는 방법의 개념도.

Claims (1)

  1. 시스템 버스에 프로세서들과 공유 메모리와 입출력제어보드들이 공통으로 연결되어 있고, 상기 입출력보드들에 입출력버스를 통해 적어도 하나 이상의 ISDN보드가 연결된 다중 프로세서 시스템에 있어서, 상기 입출력제어커널(32)과 ISDN보드(33) 사이에 논리적인 세어드 메모리 버퍼(40)를 구현하고, 상기 입출력제어커널(32)과 프로세서 커널(31) 사이에 상기 세어드 메모리 버퍼의 미러구조(41)를 구현하여 상기 입출력제어커널에 트랜스페어런트하게 ISDN보드와 프로세서 커널간에 데이터를 전달할 수 있는 것을 특징으로 하는 고속 중형컴퓨터에서 있어서 ISDN보드의 데이터 전달방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950069179A 1995-12-30 1995-12-30 고속 중형컴퓨터에 있어서 isdn보드의 데이터 전달방법 KR0171769B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950069179A KR0171769B1 (ko) 1995-12-30 1995-12-30 고속 중형컴퓨터에 있어서 isdn보드의 데이터 전달방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950069179A KR0171769B1 (ko) 1995-12-30 1995-12-30 고속 중형컴퓨터에 있어서 isdn보드의 데이터 전달방법

Publications (2)

Publication Number Publication Date
KR970049517A true KR970049517A (ko) 1997-07-29
KR0171769B1 KR0171769B1 (ko) 1999-03-30

Family

ID=19448330

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950069179A KR0171769B1 (ko) 1995-12-30 1995-12-30 고속 중형컴퓨터에 있어서 isdn보드의 데이터 전달방법

Country Status (1)

Country Link
KR (1) KR0171769B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000065846A (ko) * 1999-04-09 2000-11-15 구자홍 오퍼레이팅 시스템에서 커널과 사용자 사이의 제로-카피 방법

Also Published As

Publication number Publication date
KR0171769B1 (ko) 1999-03-30

Similar Documents

Publication Publication Date Title
KR960032172A (ko) 컴퓨터 시스템
SE9101325D0 (sv) Foerfarande foer att oeka databehandlingshastigheten i datasystem
SE8405456D0 (sv) Mycket snabbt minnes- och minnesforvaltningssystem
KR910003498A (ko) 마이크로 프로세서
ES2144488T3 (es) Sistema de tratamiento de datos que emplea coherencia de antememoria empleando un protocolo de escrutinio.
NO922092L (no) Pc med lokal bussarbitrasjon
KR970049517A (ko) 고속 중형컴퓨터에 있어서 isdn보드의 데이타 전달방법
CA2081913A1 (en) Method and apparatus for managing page zero memory accesses in a multi-processor system
KR960018958A (ko) 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치
KR950015104A (ko) 버스 감시기를 이용한 불가분 싸이클 지원방법
SE9203016D0 (sv) Signalbehandlingssystem med delat dataminne
KR940009853A (ko) 주행정 전산망시스템(ticom)의 캐시응집을 위한 버스동작 제어방법
KR910018918A (ko) 멀티 프로세서를 이용한 시스템에서 서브프로세서의 프로그램을 램에 실장하는 방법
KR100216255B1 (ko) 멀티프로세서 시스템의 인터페이스 처리회로
KR930023847A (ko) 병렬 프로세서 시스템
EP0334624A3 (en) Microcoded computer system
KR940015843A (ko) 다중 프로세서 시스템에서 프로세서 보드 사이의 데이타 전송을 지원하는 방법
KR920008614A (ko) 다중 프로세서 시스템의 이중버스 구조
KR920010472A (ko) 멀티 유피유를 구비한 톨러런트 시스템 및 그 제어방법
KR940000990A (ko) 버스 처리기를 구비한 멀티프로세서 시스템
KR950020134A (ko) 멀티 프로세서 시스템의 캐쉬 메모리 제어장치
KR950024080A (ko) 멀티프로세서 시스템의 캐쉬 데이타 전송장치
KR950012222A (ko) 캐쉬 메모리 공유 듀얼 프로세서 보드
KR950022425A (ko) 디엠에이(dma)가 가능한 통신코프러세서 보드
KR950020100A (ko) 공유메모리를 사용한 운영체제 커널의 메세지 출력방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19951230

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19951230

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980727

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19981021

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19981021

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20020813