KR970028955A - 반도체 장치 - Google Patents
반도체 장치 Download PDFInfo
- Publication number
- KR970028955A KR970028955A KR1019960059478A KR19960059478A KR970028955A KR 970028955 A KR970028955 A KR 970028955A KR 1019960059478 A KR1019960059478 A KR 1019960059478A KR 19960059478 A KR19960059478 A KR 19960059478A KR 970028955 A KR970028955 A KR 970028955A
- Authority
- KR
- South Korea
- Prior art keywords
- potential
- mode
- detection signal
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims 3
- 230000004913 activation Effects 0.000 claims abstract 2
- 238000001514 detection method Methods 0.000 claims description 25
- 230000002779 inactivation Effects 0.000 claims 1
- 230000009849 deactivation Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Tests Of Electronic Circuits (AREA)
- Static Random-Access Memory (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
Description
Claims (3)
- 외부 입력 신호에 응답하여 제1모드로 된 것을 나타내는 모드 검출 신호를 출력하는 모드 검출 회로와 전위 제어 신호를 수신하고 상기 전위 제어 신호가 활성을 지시하면 출력 노드에 전위를 공급함과 동시에, 상기 전위 제어 신호가 비활성을 지시하면 전위의 공급을 중단하는 전위 발생 회로, 상기 모드 검출 신호 및 상기 출력 노드의 전위를 수신하며, 상기 검출 신호가 제1모드와 상이한 제2모드로 된 것을 나타낼 때, 상기 출력 노드의 전위가 소정의 레벨에 도달하면, 비활성을 지시하고, 상기 검출 신호가 제1모드로 된 것을 나타내면 상기 출력 노드의 전위가 외부로부터 인가되는 외부 기준 전위에 따른 레벨로 되면 비활성을 지시하는 상기 전위 제어 신호를 상기 전위 발생 회로에 출력하는 전위 제어 회로를 구비하는 반도체 장치.
- 제1항에 있어서, 상기 전위 제어 회로는, 출력 노드의 전위를 수신하고, 상기 출력 노드의 전위가 소정의 레벨에 도달하면 제1상태로 되는 제1검출 신호를 출력하는 제1검출 회로와, 출력 노드의 전위 및 외부로부터 인가되는 외부 기준 전위를 수신하며, 상기 출력 노드의 전위가 상기 외부 기준 전위에 따른 레벨에 도달하면 제2상태로 되는 제2검출 신호를 출력하는 제2검출 회로와 상기 제1검출 신호, 상기 제2검출 신호, 및 모드 검출 신호에 따른 신호를 수신하며, 전위 제어 신호를 출력하고, 상기 모드 검출 신호가 제1모드를 나타낼때는, 상기 제2검출 신호가 제2상태로 된 것에 따라 상기 전위 제어 신호에 비활성화를 지시하며, 상기 모드 검출신호가 제2모드를 나타낼 때는, 상기 제1검출 신호가 제1상태로 된 것에 따라 상기 전위 제어 신호에 비활성을 지시하는 선택 회로를 갖는 반도체 장치.
- 제2항에 있어서, 상기 제2검출 회로는, 전원 전위 노드와 출력 노드의 사이에 직렬로 접속되는 제1전류미러용 소자, 모드 검출 신호가 제2모드를 나타내면 비도통 상태로 되는 제1스위치 소자, 및 제1부하 소자와, 전원 전위 노드와 외부 기준 전위가 인가되는 기준 전위 노드의 사이에 직렬로 접속되는 상기 제1전류 미러용 소자에 의해 전류 미러 회로를 구성하는 제2전류 미러용 소자, 상기 모드 검출 신호가 제2모드를 나타내면 비도통 상태로 되는 제2스위치 소자, 및 제1부하 소자와, 제1전류 미러용 소자와 제1스위치 소자 사이의 노드와 제2전류 미러용 소자와 제2스위치 소자의 사이의 노드에 나타나는 전위에 따라 제2검출 신호를 출력하는 구동 회로를 갖는 반도체 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33586295A JP3738070B2 (ja) | 1995-11-29 | 1995-11-29 | 半導体装置 |
JP95-335862 | 1995-11-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970028955A true KR970028955A (ko) | 1997-06-26 |
KR100225716B1 KR100225716B1 (ko) | 1999-10-15 |
Family
ID=18293219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960059478A Expired - Fee Related KR100225716B1 (ko) | 1995-11-29 | 1996-11-29 | 반도체 장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5847595A (ko) |
JP (1) | JP3738070B2 (ko) |
KR (1) | KR100225716B1 (ko) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4306821B2 (ja) * | 1997-10-07 | 2009-08-05 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
US6167543A (en) * | 1998-04-21 | 2000-12-26 | Nanoamp Solutions, Inc. | Memory test mode circuit |
JP3262103B2 (ja) | 1999-06-07 | 2002-03-04 | 日本電気株式会社 | 内部電源回路を有する半導体装置 |
JP4656747B2 (ja) * | 2001-03-30 | 2011-03-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2002358800A (ja) * | 2001-05-28 | 2002-12-13 | Mitsubishi Electric Corp | 半導体装置 |
US7183792B2 (en) * | 2003-04-01 | 2007-02-27 | Micron Technology, Inc. | Method and system for detecting a mode of operation of an integrated circuit, and a memory device including same |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2955156B2 (ja) * | 1992-10-29 | 1999-10-04 | 三菱電機株式会社 | 半導体装置 |
FR2719135B1 (fr) * | 1994-04-21 | 1996-06-28 | Sgs Thomson Microelectronics | Circuit de limitation de tension avec comparateur à hystérésis. |
-
1995
- 1995-11-29 JP JP33586295A patent/JP3738070B2/ja not_active Expired - Fee Related
-
1996
- 1996-11-27 US US08/757,861 patent/US5847595A/en not_active Expired - Fee Related
- 1996-11-29 KR KR1019960059478A patent/KR100225716B1/ko not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3738070B2 (ja) | 2006-01-25 |
US5847595A (en) | 1998-12-08 |
JPH09153300A (ja) | 1997-06-10 |
KR100225716B1 (ko) | 1999-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970009007A (ko) | 레이저 송신기의 모니터링 실행 방법 및 장치 | |
KR860001282A (ko) | 내연기관 제어장치 | |
KR920011042A (ko) | 직류평활커패시터의 전하방전제어회로가 마련된 인버터장치 및 그의 제어방법 | |
KR960002354A (ko) | 반도체 메모리 장치의 비트라인 센싱회로 및 그 방법 | |
KR970004170A (ko) | 저가의 레이저 레인지 파인더 시스템 구조 | |
KR900015423A (ko) | 스위치 모드 전환회로 | |
KR920017125A (ko) | 기판 전위 조정 장치 | |
KR950001777A (ko) | 반도체 기억 장치 | |
KR970076262A (ko) | 번인장치 | |
KR900002304A (ko) | 반도체 기억장치 | |
KR950015226A (ko) | 제2고조파발생방법 및 장치 | |
KR970028955A (ko) | 반도체 장치 | |
KR920018563A (ko) | 마이크로 컴퓨터 리셋 회로장치 | |
KR880008336A (ko) | 반도체 집적회로 장치 | |
KR950004271A (ko) | 반도체 메모리 장치의 전원전압 감지회로 | |
KR960042351A (ko) | 씨피유 리셋회로 | |
KR970024172A (ko) | 반도체 집적 회로 및 반도체 입력 장치(semiconductor integrated circuit, and semiconductor input circuit) | |
KR960027207A (ko) | 전원 보상 장치 | |
KR930007470A (ko) | 전위 치료기 | |
KR970012755A (ko) | 반도체 메모리 장치 | |
KR970051265A (ko) | 반도체 메모리 장치의 초기화 회로 | |
JP2959305B2 (ja) | 半導体記憶装置 | |
KR100195965B1 (ko) | 파워 실패 감시회로 | |
KR960038965A (ko) | 반도체 메모리장치의 스탠바이 내부전원전압 발생회로 | |
KR930702819A (ko) | 발진장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19961129 |
|
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19961129 Comment text: Request for Examination of Application |
|
PG1501 | Laying open of application | ||
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19990528 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 19990721 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 19990722 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
PR1001 | Payment of annual fee |
Payment date: 20020709 Start annual number: 4 End annual number: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20030708 Start annual number: 5 End annual number: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20040709 Start annual number: 6 End annual number: 6 |
|
PR1001 | Payment of annual fee |
Payment date: 20050711 Start annual number: 7 End annual number: 7 |
|
PR1001 | Payment of annual fee |
Payment date: 20060711 Start annual number: 8 End annual number: 8 |
|
PR1001 | Payment of annual fee |
Payment date: 20070710 Start annual number: 9 End annual number: 9 |
|
FPAY | Annual fee payment |
Payment date: 20080701 Year of fee payment: 10 |
|
PR1001 | Payment of annual fee |
Payment date: 20080701 Start annual number: 10 End annual number: 10 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20100610 |