[go: up one dir, main page]

KR970024601A - 배타적 논리합 회로 - Google Patents

배타적 논리합 회로 Download PDF

Info

Publication number
KR970024601A
KR970024601A KR1019950037735A KR19950037735A KR970024601A KR 970024601 A KR970024601 A KR 970024601A KR 1019950037735 A KR1019950037735 A KR 1019950037735A KR 19950037735 A KR19950037735 A KR 19950037735A KR 970024601 A KR970024601 A KR 970024601A
Authority
KR
South Korea
Prior art keywords
input
terminal
output terminal
circuit
pmos transistor
Prior art date
Application number
KR1019950037735A
Other languages
English (en)
Inventor
김재형
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950037735A priority Critical patent/KR970024601A/ko
Priority to GB9622281A priority patent/GB2306816A/en
Publication of KR970024601A publication Critical patent/KR970024601A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H03K19/215—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 제1 및 제2입력(A, B)을 각각의 게이트 신호로 하며, 출력단(Q)과 접지단 사이에 직렬 연결된 제1 및 제2 NMOS 트랜지스터(10, 20); 상기 제2입력(B)을 게이트 신호로 하여 상기 제1입력(A)이 인가되는 제1입력단과 상기 출력단(Q)사이를 절체하는 제1 PMOS 트랜지스터(30); 및 상기 제1입력을 게이트 신호로 하여 상기 제2입력이 인가되는 제2입력단과 상기 출력단 사이를 절체하는 제2 PMOS 트랜지스터(40)를 구비하는 것을 특징으로 하는 고 효율 2 입력 배타적 논리합 회로에 관한 것으로, 구성 요소의 수가 적고, 따라서, 적은 전력 소모를 유도할 수 있으며, 입력에 따르는 XOR 동작을 안정적으로 수행할 수 있으며, 또한, 구성 요소의 수가 적기 때문에 소자의 크기를 줄일 수 있으며, 데이타 처리 속도를 향상시킬 수 있도록 한 것이다.

Description

배타적 논리합 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 일실시예에 의한 XOR회로의 회로도.

Claims (3)

  1. 2 입력 배타적 논리합 회로에 있어서, 제1 및 제2입력을 각각의 게이트 신호로 하며, 출력단과 접지단 사이에 직렬 연결된 제1 및 제2 NMOS 트랜지스터; 상기 제2입력을 게이트 신호로 하여 상기 제1입력이 인가되는 제1입력단과 상기 출력단 사이를 절체하는 제1 PMOS 트랜지스터; 및 상기 제1입력을 게이트 신호로 하여 상기 제2입력이 인가되는 제2입력단과 상기 출력단 사이를 절체하는 제2 PMOS 트랜지스터를 구비하는 것을 특징으로 하는 고 효율 2 입력 배타적 논리합 회로.
  2. 제1항에 있어서, 상기 출력단에 인가되는 신호를 입력받아 풀 스윙시켜 출력하는 버퍼를 더 구비하는 것을 특징으로 하는 고 효율 2 입력 배타적 논리합 회로.
  3. 제2항에 있어서, 상기 버퍼는 직렬 연결된 다수의 인버터를 구비하는 것을 특징으로 하는 고 효율 2 입력 배타적 논리합 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950037735A 1995-10-27 1995-10-27 배타적 논리합 회로 KR970024601A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019950037735A KR970024601A (ko) 1995-10-27 1995-10-27 배타적 논리합 회로
GB9622281A GB2306816A (en) 1995-10-27 1996-10-25 CMOS exclusive OR circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950037735A KR970024601A (ko) 1995-10-27 1995-10-27 배타적 논리합 회로

Publications (1)

Publication Number Publication Date
KR970024601A true KR970024601A (ko) 1997-05-30

Family

ID=19431683

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950037735A KR970024601A (ko) 1995-10-27 1995-10-27 배타적 논리합 회로

Country Status (2)

Country Link
KR (1) KR970024601A (ko)
GB (1) GB2306816A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7843219B2 (en) 2008-12-10 2010-11-30 Hynix Semiconductor, Inc. XOR logic circuit

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101353212B1 (ko) * 2011-06-14 2014-01-22 한국과학기술원 인버터 및 인버터가 구비된 스위칭회로

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2207572A (en) * 1987-07-29 1989-02-01 Intel Corp CMOS exclusive ORing circuit
US5334888A (en) * 1993-04-19 1994-08-02 Intel Corporation Fast exclusive-or and exclusive-nor gates

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7843219B2 (en) 2008-12-10 2010-11-30 Hynix Semiconductor, Inc. XOR logic circuit

Also Published As

Publication number Publication date
GB9622281D0 (en) 1996-12-18
GB2306816A (en) 1997-05-07

Similar Documents

Publication Publication Date Title
KR930003555A (ko) 프로그램 가능한 출력 구동회로
KR910013734A (ko) 잡음 허용 입력 버퍼
KR920008757A (ko) 3상태 이중 cmos 구동기회로내 출력 트랜지스터의 에미터 베이스 접합부의 역 바이어스 파괴를 최소화하기 위한 장치
KR920000177A (ko) 반도체 집적회로장치
KR960012471A (ko) 전력소비를 감소시키는 cmos 인버터 회로를 가진 시스템 및 그 방법
KR890013769A (ko) 중간전위생성회로
KR960009408A (ko) 노이즈 감소 출력 버퍼
KR940010532A (ko) 인터페이스회로
KR970024601A (ko) 배타적 논리합 회로
KR950010366A (ko) 2 입력 기능들을 전부 제공하기 위한 베이스 셀 소자
KR960003101A (ko) 단일 전원 차동 회로
KR890007286A (ko) 제어신호 출력회로
KR960001961A (ko) 입력버퍼
KR950000353Y1 (ko) 디 플립플롭
KR960036334A (ko) 가변형 지연회로
KR960019990A (ko) 저잡음 고속 출력버퍼
KR970019061A (ko) 데이타 출력버퍼
KR970022730A (ko) 고속 가산 회로
KR970049454A (ko) 리플 캐리 가산기
KR970019058A (ko) 출력 패드 회로
KR970013735A (ko) 출력버퍼 회로
KR960043517A (ko) 외부전압에 능동적인 입력버퍼
KR970055456A (ko) 멀티플렉서
KR900012434A (ko) 출력 버퍼 회로
KR970072703A (ko) 정적 캐리 체인을 이용한 가산기

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19951027

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19951027

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19980421

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 19980819

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 19980421

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I