[go: up one dir, main page]

KR970024541A - 로우 패스 필터 - Google Patents

로우 패스 필터 Download PDF

Info

Publication number
KR970024541A
KR970024541A KR1019960043652A KR19960043652A KR970024541A KR 970024541 A KR970024541 A KR 970024541A KR 1019960043652 A KR1019960043652 A KR 1019960043652A KR 19960043652 A KR19960043652 A KR 19960043652A KR 970024541 A KR970024541 A KR 970024541A
Authority
KR
South Korea
Prior art keywords
terminal
circuit
mos transistor
output
signal
Prior art date
Application number
KR1019960043652A
Other languages
English (en)
Other versions
KR100243488B1 (ko
Inventor
겐이티 이마미야
Original Assignee
니사무로 다이조
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니사무로 다이조, 가부시끼가이샤 도시바 filed Critical 니사무로 다이조
Publication of KR970024541A publication Critical patent/KR970024541A/ko
Application granted granted Critical
Publication of KR100243488B1 publication Critical patent/KR100243488B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/46—Filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Acoustics & Sound (AREA)
  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)

Abstract

회로 임계치가 변동하여도 통과 최소 펄스폭이 “H” 펄스와 “L” 펄스로 같고, 또한 통과 펄스에서도 펄스폭이 “H”펄스와 “L”펄스로 같고, 충분히 긴 입력 펄스에서도 입력 펄스폭과 출력 펄스폭이 일치하고, 비교적 칩상의 점유 면적이 작은 로우 패스 필터를 제공하는 것이다.
본 발명의 로우패스 필터는 입력 신호와 동상 및 역상의 신호를 발생시키는 상보 신호 발생 회로(10)과, 2개의 CR 회로(11, 12)와, 플립 플롭 회로(15)와, 1개의 CR 회로의 출력 신호를 소정의 임계치로 검출하고, 이 검출 결과에 따라서 플립 플롭 회로(15)를 세트하는 세트 회로(14)와, 또 하나의 CR 회로의 출력 신호를 동일 임계치로 검출하여, 이 검출 결과에 따라 플립 플롭 회로(15)를 리셋하는 리셋 회로(13)를 구비한다.

Description

로우 패스 필터
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도1은 본 발명 실시예의 로우 패스 필터의 회로도.

Claims (10)

  1. 입력 단자(IN) 및 출력 단자(OUT)와, 상기 입력 단자에 접속되고 이 출력 단자에 공급되는 신호와 동상인 제1신호 및 역상인 제2신호를 출력하는 상보 신호 발생 회로(10)와, 상기 제1 신호가 입력되는 제1 CR 회로(11)와, 상기 제2 신호가 입력되는 제2 CR 회로(12)와, 상기 출력 단자에 접속된 플립 플롭 회로(15)와, 상기 제2 CR 회로의 출력에 접속되고 그 출력 신호를 소정의 임계치로 검출하고, 이 검출 결과에 따라서 플립 플롭 회로를 세트하는 세트 회로(14)와, 상기 제1 CR 회로의 출력에 접속되고 그 출력 신호를 상기 세트 회로와 같은 임계치로 검출하고, 이 검출 결과에 따라서 상기 플립 플롭 회로를 리셋하는 리셋 회로(13)를 구비하는 것을 특징으로 하는 로우 패스 필터.
  2. 제1항에 있어서, 상기 세트 회로 및 상기 리셋 회로의 임계치는 전원 전위와 접지 전위와의 중간 보다도 낮게 설정되어 있는 것을 특징으로 하는 로우 패스 필터.
  3. 제1항에 있어서, 상기 세트 회로의 세트 동작과 상기 리셋 회로의 리셋 동작이 경합하는 일이 없도록 설정되어 있는 것을 특징으로 하는 로우 패스 필터.
  4. 입력 단자(IN)와, 상기 입력 단자에 접속되고 이 입력 단자에 공급되는 신호와 동상인 제1 신호를 제1 단자에 출력하고, 역상인 제2 신호를 제2 단자에 출력하는 상보 신호 발생 회로(10)와, 상기 제1단자에 입력 단자가 접속되고, CR 지연 출력을 제3 단자에 출력하는 제1 CR 회로(11)와, 상기 제2 단자에 입력 단자가 접속되고, CR 지연 출력을 제4 단자에 출력하는 제2 CR 회로(12)와, 출력 단자(OUT)와, 상기 출력 단자에 접속된 플립 플롭 회로(15)와, 상기 플립 플롭 회로의 일단과 전원 전위가 공급되는 단자와의 사이에 접속된 제1 MOS 트랜지스터(Q1)와, 상기 플립 플롭 회로의 상기 일단과 전원 전위가 공급되는 단자와의 사이에 접속된 제2 MOS 트랜지스터(Q2)와, 상기 제3단자의 전위가 소정 전위 이하일 때에 제1 MOS 트랜지스터를 통과시키는 제1 수단과, 상기 제4 단자의 전위가 상기 소정 전위 이하일 때 제2 MOS 트랜지스터를 도통시키는 제2 수단으로 구성되는 것을 특징으로 하는 로우 패스 필터.
  5. 제4항에 있어서, 상기 제1 MOS트랜지스터는 P형 MOS 트랜지스터이고, 상기 제1 수단은 짝수 단의 인버터 회로이고, 제2 MOS 트랜지스터는 N형 MOS 트랜지스터이며, 상기 제2 수단은 홀수 단의 인버터 회로인 것을 특징으로 하는 로우 패스 필터.
  6. 입력 단자(IN)와, 상기 입력 단자에 접속되고 이 입력 단자에 공급되는 신호와 역상인 제1 신호를 제1 단자에 출력하고, 동상인 제2 신호를 제2 단자에 출력하는 상보신호발생 회로(10)와, 상기 제1단자에 입력 단자가 접속되고, CR 지연 출력을 제3 단자에 출력하는 제1 CR 회로(12)와, 상기 제2 단자에 입력 단자가 접속되고, CR 지연 출력을 제4 단자에 출력하는 제2 CR 회로(11)와, 출력 단자(OUT)와, 상기 출력 단자에 접속된 플립 플롭 회로(15)와, 상기 플립 플롭 회로의 일단과 전원 전위가 공급되는 단자와의 사이에 접속된 제1 MOS 트랜지스터(Q1)와, 상기 플립 플롭 회로의 다른 단과 접지 전위가 공급되는 단자와의 사이에 접속된 제2 MOS 트랜지스터(Q2)와, 상기 제3 단자의 전위가 소정 전위 이상일 때 상기 제1 MOS 트랜지스터를 도통시키는 제1 수단과, 상기 제4 단자의 전위가 상기 소정 전위 이상일 때 제2 MOS 트랜지스터를 도통시키는 제2 수단으로 구성되는 것을 특징으로 하는 로우 패스 필터.
  7. 제6항에 있어서, 상기 제1 MOS 트랜지스터는 P형 MOS 트랜지스터이고, 상기 제1 수단은 홀수 단의 인버터 회로(5)이고, 상기 제2 MOS 트랜지스터는 N형 MOS 트랜지스터이며, 상기 제2 수단은 짝수 단의 인버터 회로(3, 4)인 것을 특징으로 하는 로우 패스 필터.
  8. 입력 단자(IN)와, 상기 입력 단자에 접속되고 이 입력 단자에 공급되는 신호와 동상인 제1 신호를 제1 단자에 출력하고, 역상인 제2 신호를 제2 단자에 출력 하는 상보 신호 발생 회로(10)와, 상기 제1단자에 입력 단자가 접속되고, CR 지연 출력을 제3 단자에 출력하는 제1 CR 회로(11)와, 상기 제2 단자에 입력 단자가 접속되고, CR 출력을 제4 단자에 출력하는 제2 CR 회로(12)와, 출력 단자와, 상기 출력 단자에 접속된 플립 플롭 회로(15)와, 상기 플립 플롭 회로의 일단과 전원 전위가 공급되는 단자와의 사이에 접속된 제1 MOS 트랜지스터와, 상기 플립 플롭 회로의 다른 단과 접지 전위가 공급되는 단자와의 사이에 접속된 제2 MOS 트랜지스터와, 상기 제3 단자의 전위가 소정 전위 이하일 때 상기 제1 MOS 트랜지스터를 도통시키는 제1 수단과, 상기 제4 단자의 전위가 상기 소정 전위 이하일 때 제2 MOS 트랜지스터를 도통시키는 제2 수단으로 구성되는 것을 특징으로 하는 로우 패스 필터.
  9. 제8항에 있어서 상기 제1 MOS 트랜지스터는 P형 MOS 트랜지스터이고, 상기 제1수단은 짝수 단의 인버터 회로이고, 상기 제2 MOS 트랜지스터는 N형 MOS 트랜지스터이며 상기 제2 수단은 홀수 단의 인버터 회로인 것을 특징으로 하는 로우 패스 필터.
  10. 입력 단자(IN) 및 출력 단자(OUT)와, 상기 입력 단자에 접속되고 이 입력 단자에 공급되는 신호와 동상인 제1신호 및 역상인 제2신호를 출력하는 상보 신호 발생 회로(10)와, 상기 제1 신호가 입력되는 제1 CR 회로(11)와, 상기 제2 신호가 입력되는 제2 CR 회로(12)와, 상기 출력 단자에 접속되고 상기 제1 CR 회로의 출력에 의해 세트되고, 상기 제2 CR 회로의 출력에 의해 리셋되는 플립 플롭 회로(15)를 구비하는 것을 특징으로 하는 로우 패스 필터.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960043652A 1995-10-02 1996-10-02 로우 패스 필터 KR100243488B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-254781 1995-10-02
JP7254781A JPH0998074A (ja) 1995-10-02 1995-10-02 ロウパスフィルタ

Publications (2)

Publication Number Publication Date
KR970024541A true KR970024541A (ko) 1997-05-30
KR100243488B1 KR100243488B1 (ko) 2000-02-01

Family

ID=17269800

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960043652A KR100243488B1 (ko) 1995-10-02 1996-10-02 로우 패스 필터

Country Status (4)

Country Link
US (1) US5834968A (ko)
JP (1) JPH0998074A (ko)
KR (1) KR100243488B1 (ko)
TW (1) TW307065B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2813460B1 (fr) * 2000-08-24 2003-01-24 St Microelectronics Sa Circuit de filtrage de signaux logiques parasites
US6956420B2 (en) * 2003-09-30 2005-10-18 Intel Corporation Duty cycle compensation in clock circuit
JP2005198240A (ja) * 2003-12-09 2005-07-21 Mitsubishi Electric Corp 半導体回路
US7629828B1 (en) * 2007-04-27 2009-12-08 Zilog, Inc. Glitch-free clock multiplexer that provides an output clock signal based on edge detection

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4137504A (en) * 1977-08-12 1979-01-30 Digital Equipment Corporation Digital filter

Also Published As

Publication number Publication date
JPH0998074A (ja) 1997-04-08
KR100243488B1 (ko) 2000-02-01
TW307065B (ko) 1997-06-01
US5834968A (en) 1998-11-10

Similar Documents

Publication Publication Date Title
KR100325025B1 (ko) 파워온리셋회로
KR920022285A (ko) 출력 버퍼 회로
KR950012313A (ko) 액정 디스플레이에서 선택선 스캐너로 사용되는 시프트 레지스터
KR940004955A (ko) 반도체 소자의 입력 전이 검출회로
KR950004753A (ko) 차동형 mos 전송회로
KR890005992A (ko) 상보신호 출력회로
KR920013909A (ko) 펄스신호 발생회로
US4472645A (en) Clock circuit for generating non-overlapping pulses
KR880005750A (ko) 제어펄스 발생회로
KR970076814A (ko) 어드레스 트랜지션 검출 회로를 갖는 펄스 발생 회로
KR920001523A (ko) 검출 회로를 포함하는 반도체 집적회로
KR970024541A (ko) 로우 패스 필터
KR960009360A (ko) 전압/전류 변환회로
KR880005743A (ko) 비교기
KR890012445A (ko) 푸시-풀 출력회로
JP3052433B2 (ja) レベルシフト回路
KR950029773A (ko) 전압 레벨 검출 회로 및 반도체 기억 장치
US10367495B2 (en) Half-bridge driver circuit
JPS59117315A (ja) パルス発生回路
KR100223740B1 (ko) 반도체장치의 클럭동기회로
KR940022773A (ko) 이씨엘(ecl)회로의 번인 방법 및 장치
US6828840B2 (en) Clock pulse generator
KR100452636B1 (ko) 반도체 메모리 장치용 클럭 발생기
KR970067363A (ko) 신호천이검출회로
KR0118634Y1 (ko) 주파수 체배기

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19961002

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19961002

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19990129

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19990928

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19991116

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19991117

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20021030

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20031030

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20041101

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20051031

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20061031

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20071029

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20081027

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20091028

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20101028

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20111019

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20121023

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20131018

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20131018

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20141022

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20141022

Start annual number: 16

End annual number: 16

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 17

PR1001 Payment of annual fee

Payment date: 20151016

Start annual number: 17

End annual number: 17

EXPY Expiration of term
PC1801 Expiration of term