[go: up one dir, main page]

KR890005992A - 상보신호 출력회로 - Google Patents

상보신호 출력회로 Download PDF

Info

Publication number
KR890005992A
KR890005992A KR1019880010532A KR880010532A KR890005992A KR 890005992 A KR890005992 A KR 890005992A KR 1019880010532 A KR1019880010532 A KR 1019880010532A KR 880010532 A KR880010532 A KR 880010532A KR 890005992 A KR890005992 A KR 890005992A
Authority
KR
South Korea
Prior art keywords
inverter
signal
circuit
input signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019880010532A
Other languages
English (en)
Other versions
KR920000837B1 (ko
Inventor
히로유키 하라
마사지 우에노
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP62-246767A external-priority patent/JPH01814A/ja
Application filed by 아오이 죠이치, 가부시키가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR890005992A publication Critical patent/KR890005992A/ko
Application granted granted Critical
Publication of KR920000837B1 publication Critical patent/KR920000837B1/ko
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음

Description

상보신호 출력회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 1실시예에 따른 상보신호 출력회로의 구성도.
제4도 및 제5도는 제3도에 도시된 상보신호 출력회로의 구체적인 구성예를 나타낸 회로도.

Claims (12)

  1. 입력신호(IN)에 응답하여 2개의 출력신호중 소정위상의 한 출력신호를 출력하게 되는 제1인버터수단(I7, I8＆I9)과, 입력신호(IN)에 응답하여 상기 소정위상과 역위상인 다른 출력신호를 출력하게 되는 제2인버터수단(I6, I10) 및, 상기 다른 출력신호가 하이레벨상태로부터 로우레벨상태로 변화되는 것과 실질적으로 동일하게 상기 제1인버터수단(I7, I8＆I9)의 한 출력신호가 로우레벨 상태로부터 하이레벨상태로 변화하도록 만들어주는 트랜지스터수단(Q1, Q2, N6)을 구비하여, 소정의 위상으로 하이레벨상태로 로우레벨상태간에 변동하는 상기 입력신호(IN)와 전원전압에 응답해서 서로 위상이 반대인 2개의 출력신호를 공급하도록 되어 있는 상보신호 출력회로.
  2. 제1항에 있어서, 상기 제1, 제2인버터수단(I7, I8＆I9, I6, I10)이 입력신호(IN)에 대해 종속접속되어 있는 것을 특징으로 하는 상보신호 출력회로.
  3. 제1항에 있어서, 상기 트랜지스터수단(Q1, Q2)이 입력신호(IN)를 공급받는 베이스전극을 갖춘 바이폴러트랜지스터로 구성된 것을 특징으로 하는 상보신호 출력회로.
  4. 제1항에 있어서, 상기 제1, 제2인버터수단(I7, I8＆I9, I6, I10)은 각각 전원전압이 공급되는 제1단자와 접지전위가 제공되는 제2단자 및 상기 제1, 제2단자간에 접속된 CMOS인버터회로로 구성된 것을 특징으로 하는 상보신호 출력회로.
  5. 제4항에 있어서, 상기 제1인버터수단(I7, I8＆I9)이 CMOS인버터회로와 제2단자간에 접속되어 상기 트랜지스터수단(Q1, Q2)이 도통상태에 있을대 비도통상태로 변화하게 되는 MOS트랜지스터(N4, M17)를 더 구비하여 구성된 것을 특징으로 하는 상보신호 출력회로.
  6. 제1항에 있어서, 상기 제1인버터수단(I8＆I9)과 제2인버터수단(I10)이 입력신호(IN)에 대해 병렬로 접속되어 있는 것을 특징으로 하는 상보신호 출력회로.
  7. 제6항에 있어서, 상기 제1인버터수단(I8＆I9)이 입력신호(IN)에 대해 종속접속되는 제1인버터회로(I8)와 제2인버터회로(I9)로 구성된 것을 특징으로 하는 상보신호 출력회로.
  8. 제7항에 있어서, 상기 제2인버터회로(I9)가 COMS인버터회로, 제2단자간에 접속되어 트랜지스터수단(Q2)이 도통상태에 있을때 비도통상태로 변화하게 되는 MOS 트랜지스터(N17)를 더 구비하여 구성된 것을 특징으로 하는 상보신호 출력회로.
  9. 제6항에 있어서, 트랜지스터수단(Q2)이 입력신호(IN)를 공급받는 베이스전극을 갖춘 바이폴러트랜지스터로 구성된 것을 특징으로 하는 상보신호 출력회로.
  10. 입력신호(IN)에 응답하여 동위상 출력신호를 출력하게 되는 제1회로수단(I8＆I9)과 입력신호(IN)에 응답하여 역위상 출력번호를 출력하게 되는 제2회로수단(I10) 및, 입력신호(IN)의 상승엣지에 응답하여 동위상 출력신호의 상승을 제어하는 제어수단(Q2)을 구비하며, 상승엣지를 갖추고 있는 상기 입력신호(IN)와 전원전압에 응답해서 상기 동위상 출력신호와 역위상 출력신호를 공급하도록 되어 있는 상보신호 출력회로.
  11. 제10항에 있어서, 상기 제1회로수단(I8＆I9)이 입력신호(IN)에 대해 종속접속된, 제1, 제2인버터회로로 구성되고, 상기 제2회로수단(I10)인 제3인버터회로로 구성된 것을 특징으로 하는 상보신호 출력신호.
  12. 제11항에 있어서, 상기 제1, 제2, 제3인버터회로가 전원전압이 공급되는 제1단자와 접지전위가 제공되는 CMOS인버터회로로 구성된 것을 특징으로 하는 상보신호 출력회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880010532A 1987-09-30 1988-08-19 상보신호출력회로 Expired KR920000837B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP87-246767 1987-09-30
JP62-246767A JPH01814A (ja) 1987-03-24 1987-09-30 相補信号出力回路
JP62-246767 1987-09-30

Publications (2)

Publication Number Publication Date
KR890005992A true KR890005992A (ko) 1989-05-18
KR920000837B1 KR920000837B1 (ko) 1992-01-30

Family

ID=17153363

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880010532A Expired KR920000837B1 (ko) 1987-09-30 1988-08-19 상보신호출력회로

Country Status (4)

Country Link
US (1) US4950920A (ko)
EP (1) EP0310232B1 (ko)
KR (1) KR920000837B1 (ko)
DE (1) DE3875216T2 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5041738A (en) * 1989-12-04 1991-08-20 Advanced Micro Devices, Inc. CMOS clock generator having an adjustable overlap voltage
US5155387A (en) * 1989-12-28 1992-10-13 North American Philips Corp. Circuit suitable for differential multiplexers and logic gates utilizing bipolar and field-effect transistors
US5140174A (en) * 1991-01-25 1992-08-18 Hewlett-Packard Co. Symmetric edge true/complement buffer/inverter and method therefor
US5128554A (en) * 1991-02-14 1992-07-07 Motorola, Inc. Opposite phase clock generator circuit
US5270580A (en) * 1991-07-29 1993-12-14 Fujitsu Limited Pulse generator circuit for producing simultaneous complementary output pulses
US5130566A (en) * 1991-07-29 1992-07-14 Fujitsu Limited Pulse generator circuit for producing simultaneous complementary output pulses
EP0547501A3 (en) * 1991-12-19 1993-11-18 Nat Semiconductor Corp Bicmos inverter with bipolar enhanced current
US5491432A (en) * 1992-08-07 1996-02-13 Lsi Logic Corporation CMOS Differential driver circuit for high offset ground
JP3190199B2 (ja) * 1994-03-16 2001-07-23 株式会社東芝 同相信号出力回路、逆相信号出力回路、二相信号出力回路及び信号出力回路
US6246278B1 (en) 1995-12-22 2001-06-12 Lsi Logic Corporation High speed single phase to dual phase clock divider
DE19821458C1 (de) * 1998-05-13 1999-11-18 Siemens Ag Schaltungsanordnung zur Erzeugung komplementärer Signale
WO2000031871A1 (en) 1998-11-25 2000-06-02 Nanopower, Inc. Improved flip-flops and other logic circuits and techniques for improving layouts of integrated circuits
US6181182B1 (en) * 1999-03-18 2001-01-30 Agilent Technologies Circuit and method for a high gain, low input capacitance clock buffer
WO2002017490A2 (en) * 2000-08-24 2002-02-28 Honeywell International Inc. Synchronizing circuit for complementary signals
KR100566308B1 (ko) * 2003-12-30 2006-03-30 주식회사 하이닉스반도체 반도체 메모리 소자의 내부전원 초기화 회로 및 그의구동방법
US7378876B2 (en) * 2006-03-14 2008-05-27 Integrated Device Technology, Inc. Complementary output inverter
JP2007258891A (ja) * 2006-03-22 2007-10-04 Nec Electronics Corp 相補信号生成回路
US9438212B2 (en) 2012-11-30 2016-09-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Concurrent true and complement signal generation

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3851189A (en) * 1973-06-25 1974-11-26 Hughes Aircraft Co Bisitable digital circuitry
US4103188A (en) * 1977-08-22 1978-07-25 Rca Corporation Complementary-symmetry amplifier
DE3274039D1 (en) * 1981-02-25 1986-12-04 Toshiba Kk Complementary mosfet logic circuit
US4425516A (en) * 1981-05-01 1984-01-10 Zytrex Corporation Buffer circuit and integrated semiconductor circuit structure formed of bipolar and CMOS transistor elements
JPS594223A (ja) * 1982-06-30 1984-01-11 Fujitsu Ltd クロツク発生回路
US4625127A (en) * 1984-08-06 1986-11-25 Advanced Micro Devices, Inc. High-fanout clock driver for low level gates
US4617477A (en) * 1985-05-21 1986-10-14 At&T Bell Laboratories Symmetrical output complementary buffer
US4746823A (en) * 1986-07-02 1988-05-24 Dallas Semiconductor Corporation Voltage-insensitive and temperature-compensated delay circuit for a monolithic integrated circuit
JP2701961B2 (ja) * 1990-04-17 1998-01-21 富士写真フイルム株式会社 画像処理方法

Also Published As

Publication number Publication date
EP0310232B1 (en) 1992-10-07
EP0310232A2 (en) 1989-04-05
DE3875216T2 (de) 1993-03-18
KR920000837B1 (ko) 1992-01-30
EP0310232A3 (en) 1989-07-19
DE3875216D1 (de) 1992-11-12
US4950920A (en) 1990-08-21

Similar Documents

Publication Publication Date Title
KR890005992A (ko) 상보신호 출력회로
KR940025186A (ko) 전압 제어 발진기
KR850700193A (ko) 다 레벨입력전압 수신용 입력버퍼회로
KR920010900A (ko) 반도체지연회로
KR930703685A (ko) 액정 디스플레이용 선택 라인 스캐너로 사용되는 시프트 레지스터
KR910016139A (ko) 액티브필터
KR930003558A (ko) 출력회로
US4129794A (en) Electrical integrated circuit chips
KR880006848A (ko) 집적회로 및 이 회로에 사용하기 적합한 제어수단
KR970031344A (ko) 반도체 회로 및 래치 회로(Latch circuit for receiving small amplitude signals)
KR970031341A (ko) 클록신호에 의하여 제어되는 레벨변환회로(level conversion circuit controlled by colck signal)
KR920000177A (ko) 반도체 집적회로장치
KR880001108A (ko) Cmos 입력회로
KR890004481A (ko) 주파수 안정화 수단을 구비한 발진기
KR910015114A (ko) 반도체 디지탈 회로
KR880001109A (ko) 집적논리회로
KR940015786A (ko) 낮은 공급 전압에서 동작가능한 아날로그 곱셈기
KR910010841A (ko) 액티브 필터
KR940017217A (ko) 티티엘(ttl) 레벨의 입력 신호를 수신하는 입력 회로
KR900019315A (ko) 전압 레벨 전환 회로
KR850003045A (ko) 라인 절환 회로 및 그를 사용한 반도체 메모리
KR910007388A (ko) 제어회로
KR850700091A (ko) 고효율 igfet연산 증폭기
KR900013718A (ko) 수직 퓨즈 어레이용 고속 ecl입력 버퍼
KR900001117A (ko) 자동 이득 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

FPAY Annual fee payment

Payment date: 20021231

Year of fee payment: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20040131

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20040131

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000