[go: up one dir, main page]

KR970022805A - 로그의 근사값 계산방법 및 회로 - Google Patents

로그의 근사값 계산방법 및 회로 Download PDF

Info

Publication number
KR970022805A
KR970022805A KR1019950035263A KR19950035263A KR970022805A KR 970022805 A KR970022805 A KR 970022805A KR 1019950035263 A KR1019950035263 A KR 1019950035263A KR 19950035263 A KR19950035263 A KR 19950035263A KR 970022805 A KR970022805 A KR 970022805A
Authority
KR
South Korea
Prior art keywords
data
input data
output
square
output data
Prior art date
Application number
KR1019950035263A
Other languages
English (en)
Other versions
KR0174498B1 (ko
Inventor
박병철
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950035263A priority Critical patent/KR0174498B1/ko
Priority to JP23612696A priority patent/JP3768613B2/ja
Priority to US08/731,208 priority patent/US5801974A/en
Publication of KR970022805A publication Critical patent/KR970022805A/ko
Application granted granted Critical
Publication of KR0174498B1 publication Critical patent/KR0174498B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/556—Logarithmic or exponential functions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Optimization (AREA)
  • Computing Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Physics (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • Complex Calculations (AREA)

Abstract

본 발명은 로그의 근사값 계산방법 및 회로를 공개한다. 그 방법은 0보다 크거나 같고 1보다 작은 입력 데이터의 제곱을 구하는 단계, 상기 입력 데이타로부터 상기 입력 데이타의 제곱된 데이타를 감산하는 제1감산단계, 상기 제1가산단계의 출력 데이타를 4로 나누는 분배단계, 및 상기 분배단계의 출력 데이타로부터 상기 입력 데이타를 감산하는 제2감산단계으로 이구어져 있다. 그 회로는 0보다 크거나 같고 1보다 작은 입력 데이타를 제곱하기 위한 제곱수단, 상기 제곱수단의 출력 데이타의 반전된 데이타와 상기 입력 데이타를 가산하기 위한 제1가산수단, 상기 제1가산수단의 출력 데이타의 소수점이하의 데이타를 우측으로 2비트 쉬프트하기 위한 쉬프팅 수단, 및 상기 입력 데이타의 반전된 데이타와 상기 쉬프팅 수단의 출력 데이타를 가산하기 위한 제2가산수단으로 구성되어 있다. 따라서, 간단한 회로의 추가로 에러량을 최소화할 수 있다.

Description

로그의 근사값 계산방법 및 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 의한 로그값(L(1+x))와 로그 근사값(LA1(x))의 곡선을 나타내는 것이다,
제5도는 본 발명에 의한 보정 후의 에러값(E1(x))의 곡선을 나타내는 것이다,
제8도는 본 발명의 일실시예의 로그의 근사값의 에러값 보정회로의 블럭도이다.

Claims (4)

  1. 0보다 크거나 같고 1보다 작은 입력 데이타의 제곱을 구하는 단계; 상기 입력 데이타로부터 상기 입력 데이타의 제곱된 데이타를 감산하는 제1감산단계; 상기 제1가산단계의 출력 데이타를 4로 나누는 분배단계; 및 상기 분배단계의 출력 데이타로부터 상기 입력 데이타를 감산하는 제2감산단계를 구비한 것을 특징으로 하는 로그의 근사값의 계산방법.
  2. 0보다 크거나 같고 1보다 작은 입력 데이타의 제곱을 구하는 단계; 상기 입력 데이타로부터 상기 입력 데이타의 제곱된 데이타를 감산하는 제1감산단계; 상기 제1가산단계의 출력 데이타를 3으로 나누는 분배단계; 및 상기 분배단계의 출력 데이타로부터 상기 입력 데이타를 감산하는 제2감산단계클 구비한 것을 특징으로 하는 로그의 근사값의 계산방법.
  3. 0보다 크거나 같고 1보다 작은 입력 데이타를 제곱하기 위한 제곱수단; 상기 제곱수단의 출력 데이타의 반전된 데이타와 상기 입력 데이타를 가산하기 위한 제1가산수단, 상기 제I가산수단의 출력 데이타의 소수점이하의 데이타를 우측으로 2비트 쉬프트하기 위한 쉬프팅 수단; 및 상기 입력 데이타의 반전된 데이타와 상기 쉬프팅 수단의 출력 데이타를 가산하기 위한 제2가산수단을 구비한 것을 특징으로 하는 로그의 근사값 계산회로.
  4. 0보다 크거나 같고 1보다 작은 입력 데이타를 제곱하기 위한 제곱수단; 상기 제곱수단의 출력 데이타의 반전된 데이타와 상기 입력 데이타를 가산하기 위한 제1가산수단; 상기 제1가산수단의 출력 데이타를 3으로 나누기 위한 분배수단; 및 상기 입력 데이타의 반전된 데이타와 상기 분배수단의 출력 데이타를 가산하기 위한 제2가산수단을 구비한 것을 특징으로 하는 로그의 근사값 계산회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950035263A 1995-10-13 1995-10-13 로그의 근사값 계산방법 및 회로 KR0174498B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950035263A KR0174498B1 (ko) 1995-10-13 1995-10-13 로그의 근사값 계산방법 및 회로
JP23612696A JP3768613B2 (ja) 1995-10-13 1996-09-06 ログの近似値の計算回路
US08/731,208 US5801974A (en) 1995-10-13 1996-10-10 Calculation method and circuit for obtaining a logarithmic approximation value

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950035263A KR0174498B1 (ko) 1995-10-13 1995-10-13 로그의 근사값 계산방법 및 회로

Publications (2)

Publication Number Publication Date
KR970022805A true KR970022805A (ko) 1997-05-30
KR0174498B1 KR0174498B1 (ko) 1999-04-01

Family

ID=19430074

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950035263A KR0174498B1 (ko) 1995-10-13 1995-10-13 로그의 근사값 계산방법 및 회로

Country Status (3)

Country Link
US (1) US5801974A (ko)
JP (1) JP3768613B2 (ko)
KR (1) KR0174498B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6289367B1 (en) * 1998-11-16 2001-09-11 Texas Instruments Incorporated Digital signal processing circuits, systems, and method implementing approximations for logarithm and inverse logarithm
DE60006108T2 (de) * 2000-08-04 2004-05-19 Motorola, Inc., Schaumburg Lineare Approximation des LOG-MAP Algorithmus für Turbodekodierung
KR100424073B1 (ko) 2001-05-22 2004-03-22 한국과학기술연구원 관능기를 함유한 플로렌계 화합물, 그 중합체 및 이들을이용한 ｅｌ 소자
US20030101206A1 (en) * 2001-07-31 2003-05-29 Graziano Michael J. Method and system for estimating a base-2 logarithm of a number
US7266576B2 (en) * 2002-12-24 2007-09-04 Lockheed Martin Corporation Circuits and methods for implementing approximations to logarithms
DE102014200465A1 (de) * 2014-01-14 2015-07-16 Robert Bosch Gmbh Vorrichtung und Verfahren zur Bestimmung eines Schätzwertes des Logarithmus einer Eingangsgröße
CN107423023B (zh) * 2017-08-10 2020-12-11 南京航空航天大学 一种16×16-digit冗余十进制乘法器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365465A (en) * 1991-12-26 1994-11-15 Texas Instruments Incorporated Floating point to logarithm converter
US5642305A (en) * 1995-01-31 1997-06-24 Motorola, Inc. Logarithm/inverse-logarithm converter and method of using same
US5604691A (en) * 1995-01-31 1997-02-18 Motorola, Inc. Logarithm/inverse-logarithm converter utilizing a truncated Taylor series and method of use thereof
US5600581A (en) * 1995-02-22 1997-02-04 Motorola, Inc. Logarithm/inverse-logarithm converter utilizing linear interpolation and method of using same
US5629884A (en) * 1995-07-28 1997-05-13 Motorola, Inc. Log converter utilizing offset and method of use thereof

Also Published As

Publication number Publication date
JPH09138792A (ja) 1997-05-27
US5801974A (en) 1998-09-01
KR0174498B1 (ko) 1999-04-01
JP3768613B2 (ja) 2006-04-19

Similar Documents

Publication Publication Date Title
KR860002922A (ko) 벡터합 계산장치
KR840006592A (ko) 디지탈 신호 배율기
KR970022805A (ko) 로그의 근사값 계산방법 및 회로
KR910006838A (ko) 디지탈 가산 회로
BR9812614A (pt) Circuito decodificador para decodificar um sinal codificado por frequência em pelo menos dois estados de dados, instrumento de controle de processo, e, processo para decodificar um sinal codificado
KR860002187A (ko) 파형정형장치
US4924421A (en) Priority encoding system
KR910005570A (ko) 프로그래머블 서브프레임 방식의 pwm회로
KR850700163A (ko) 부동점상태 코드 발생방법 및 장치
KR970057995A (ko) Mpeg 복호기에서 역양자화기의 최적화 장치
KR840006090A (ko) 제 산 회 로
KR970049452A (ko) 자리이동-가산기(shift-adder)를 이용한 필터링계수구현방법
SU842786A1 (ru) Устройство дл приведени р-кодовфибОНАччи K МиНиМАльНОй фОРМЕ
SU1141422A2 (ru) Устройство дл определени фазы спектральных составл ющих исследуемого сигнала
JPS61208934A (ja) 差分パルス変調信号の伝送装置
GB1498400A (en) Pulse code modulation systems
KR910011403A (ko) 로보트 시스템에 있어서 트렁케이션 에러 최소화방법
SU433511A1 (ko)
JPH04149728A (ja) Ｒｏｍ式ディジタル演算回路
SU1043676A1 (ru) Квадратор
KR910009111A (ko) 교환시스템의 4자리 국번 처리방법
KR960027847A (ko) 위상보정에 대한 반향제거회로의 위상보상 방법
KR920701903A (ko) 근사산술디비전을 수행하는 방법 및 장치
JPH02153472A (ja) 演算装置
TW264591B (en) Pilot tracking tone modulation encoding method

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19951013

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19951013

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19980624

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19981022

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19981104

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19981104

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20011008

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20021007

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20031008

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040331

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20051007

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20061030

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20071101

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20071101

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20091010