[go: up one dir, main page]

KR970018525A - 트렌치 DMOS의 반도체장치 및 그의 제조방법(a trench DMOS semiconductor device and a method of fabricating the same) - Google Patents

트렌치 DMOS의 반도체장치 및 그의 제조방법(a trench DMOS semiconductor device and a method of fabricating the same) Download PDF

Info

Publication number
KR970018525A
KR970018525A KR1019950032836A KR19950032836A KR970018525A KR 970018525 A KR970018525 A KR 970018525A KR 1019950032836 A KR1019950032836 A KR 1019950032836A KR 19950032836 A KR19950032836 A KR 19950032836A KR 970018525 A KR970018525 A KR 970018525A
Authority
KR
South Korea
Prior art keywords
region
conductivity type
trenches
semiconductor device
oxide film
Prior art date
Application number
KR1019950032836A
Other languages
English (en)
Inventor
전창기
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950032836A priority Critical patent/KR970018525A/ko
Priority to JP8012940A priority patent/JPH0997907A/ja
Priority to CN96110234A priority patent/CN1147154A/zh
Publication of KR970018525A publication Critical patent/KR970018525A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 트렌치 DMOS 반도체 장치 및 그의 제조방법에 관한 것으로서, 그 장치는 제1도전형을 갖는 고농도 반도체물질의 제1영역(10a)과 이 제1영역상에 형성있되 동일한 도전형을 갖는 저농도반도체물질의 제2영역(10b)으로 구성된 반도체기판(10)과; 상기 제2영역상에 형성되어 있는 제2도전형의 확산층(11)과; 상기 확산층(11)의 표면에 형성된 제1도전형을 갖는 고농도불순물층(12)과; 상기 불순물층과 제2영역을 관통하여 상기 제1영역의 상부까지 연장되고 그리고 서로 소정거리 떨어져 형성되어 있어서, 상기 불순물층이 적어도 세 개의 영역으로 분리되게 하는 적어도 두 개 이상의 트렌치(13a, 13b)와, 상기 적어도 두 개이상의 트렌치 각각의 측벽과 저부표면상에 형성된 게이트산화막(14)과, 상기 복수 게이트산화막상의 각각 위에 형성된 폴리실리콘막(15a, 15b)을 포함한다. 본 발명의 반도체 장치는, 적어도 두 개이상의 트렌치를 구비하고 있고 그리고 트렌치 각각에 두 개의 체널층이 형성되어 있기 때문에, 적어도 4개의 채널층이 형성되어서 전류구동능력을 향상시킬 수 있다.

Description

트랜치 DMOS의 반도체장치 및 그의 제조방법(a trench DMOS semiconductor device and a method of fabricating the same)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 트렌치 DMOS 반도체 장치의 구조를 보인 도면.

Claims (6)

  1. 트렌치 DMOS 반도체 장치에 있어서, 제1도전형을 갖는 고농도 반도체물질의 제1영역(10a)과 이 제1영역상에 형성있되 동일한 도전형을 갖는 저농도반도체물질의 제2영역(10b)으로 구성된 반도체기판(10)과; 상기 제2영역상에 형성되어 있는 제2도전형의 확산층(11)과; 상기 확산층(11)의 표면에 형성된 제1도전형을 갖는 고농도불순물층(12)과; 상기 불순물층과 제2영역을 관통하여 상기 제1영역의 상부까지 연장되고 그리고 서로 소정거리 떨어져 형성되어 있어서, 상기 불순물층이 적어도 세 개의 영역으로 분리되게 하는 적어도 두 개 이상의 트렌치(13a, 13b)와, 상기 적어도 두 개이상의 트렌치 각각의 측벽과 저부표면상에 형성된 게이트산화막(14)과, 상기 게이트산화막상에 형성된 폴리실리콘막(15a, 15b)을 포함하는 것을 특징으로 하는 트렌치 DMOS 반도체 장치.
  2. 트렌치 DMOS 반도체 장치의 제조방법에 있어서, 제1도전형을 갖는 고농도반도체물질의 제1영역(10a)을 준비하는 공정과, 상기 제1영역상에 형성되어 있되, 상기 제1영역의 도전형과 동일한 도전형을 갖는 저농도반도체물질의 제2영역(10b)을 형성하는공정과; 상기 제2영역상에 형성되어 있되, 제2도전형을 갖는 확산층(11)을 형성하는 공정과; 소오스형성용 마스크를 사용하여 상기 확산층(11)의 표면에 제1도전형의 불순물이온을 주입하여 고농도불순물층(12)을 형성하는 공정과; 트렌치형성용 마스크를 사용하여 상기 불순물층(12)과 상기 확산층(11)을 관통하여 상기 제2영역의 상부까지 연장되어 있고 그리고 서로 소정거리 떨어져 있는 적어도 두 개이상의 트렌치(13a, 13b)를 형성하여, 이 트렌치들에 의해서 상기 불순물층(12)은 적어도 세 개의 영역으로 분리되는 공정과; 상기 적어도 두 개이상의 트렌치의 측벽과 저부표면상에 게이트산화막(14)을 형성하는 공정과; 상기 게이트산화막에 폴리실리콘상(15a, 15b)을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 제2항에 있어서, 상기 소오스형성용 마스크는 포토리소그라피기술에 의해서 형성된 소정 패턴의 유전체막인 것을 특징으로 하는 트렌치 DMOS 반도체 장치의 제조방법.
  4. 제3항에 있어서, 상기 유전체막은 실리콘산화막인 것을 특징으로 하는 트렌치 DMOS 반도체 장치의 제조방법.
  5. 제2항에 있어서, 상기 트렌치형성용 마스크는 포토리수그라피기술에 의해서 형성된 소정 패턴의 유전체막인 것을 특징으로 하는 트렌치 DMOS 반도체 장치의 제조방법.
  6. 제2항에 있어서, 상기 유전체막은 실리콘산화막인 것을 특징으로 하는 트렌치 DMOS 반도체 장치의 제조방법.
KR1019950032836A 1995-09-29 1995-09-29 트렌치 DMOS의 반도체장치 및 그의 제조방법(a trench DMOS semiconductor device and a method of fabricating the same) KR970018525A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950032836A KR970018525A (ko) 1995-09-29 1995-09-29 트렌치 DMOS의 반도체장치 및 그의 제조방법(a trench DMOS semiconductor device and a method of fabricating the same)
JP8012940A JPH0997907A (ja) 1995-09-29 1996-01-29 トレンチｄｍｏｓ装置及びその製造方法
CN96110234A CN1147154A (zh) 1995-09-29 1996-06-27 沟槽型双扩散型mos装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950032836A KR970018525A (ko) 1995-09-29 1995-09-29 트렌치 DMOS의 반도체장치 및 그의 제조방법(a trench DMOS semiconductor device and a method of fabricating the same)

Publications (1)

Publication Number Publication Date
KR970018525A true KR970018525A (ko) 1997-04-30

Family

ID=19428484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950032836A KR970018525A (ko) 1995-09-29 1995-09-29 트렌치 DMOS의 반도체장치 및 그의 제조방법(a trench DMOS semiconductor device and a method of fabricating the same)

Country Status (3)

Country Link
JP (1) JPH0997907A (ko)
KR (1) KR970018525A (ko)
CN (1) CN1147154A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429481B1 (en) * 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture
TW479363B (en) * 2000-03-17 2002-03-11 Gen Semiconductor Inc Trench DMOS transistor having a double gate structure
US6657255B2 (en) * 2001-10-30 2003-12-02 General Semiconductor, Inc. Trench DMOS device with improved drain contact
DE10345345A1 (de) * 2003-09-19 2005-04-14 Atmel Germany Gmbh Verfahren zur Herstellung von Halbleiterbauelementen in einem Halbleitersubstrat
JP2005101334A (ja) * 2003-09-25 2005-04-14 Sanyo Electric Co Ltd 半導体装置およびその製造方法
CN102956487B (zh) * 2011-08-23 2014-12-10 上海华虹宏力半导体制造有限公司 隔离型功率晶体管的制造方法
CN102956491B (zh) * 2011-08-23 2015-02-04 上海华虹宏力半导体制造有限公司 功率晶体管的制造方法
CN104377133B (zh) * 2013-08-14 2018-03-16 北大方正集团有限公司 沟槽型双扩散金属氧化物半导体晶体管的制作方法

Also Published As

Publication number Publication date
CN1147154A (zh) 1997-04-09
JPH0997907A (ja) 1997-04-08

Similar Documents

Publication Publication Date Title
US5248894A (en) Self-aligned channel stop for trench-isolated island
US6365525B2 (en) Method of fabricating a semiconductor insulation layer
KR960030441A (ko) 전계효과트랜지스터 및 그 제조방법
KR960012564A (ko) 박막 트랜지스터 및 그 형성방법
KR960026895A (ko) 이이피롬 셀 및 그 제조방법
JP2004518286A (ja) ドープポリシリコン体を有するｍｏｓゲートパワーデバイス、及びその製造方法
US3873989A (en) Double-diffused, lateral transistor structure
CN1036740C (zh) 一种介质隔离半导体器件及其制造方法
KR930011297A (ko) 반도체 장치 및 그 제조방법
KR960039222A (ko) 반도체장치 및 그 제조방법
KR970018525A (ko) 트렌치 DMOS의 반도체장치 및 그의 제조방법(a trench DMOS semiconductor device and a method of fabricating the same)
US3945857A (en) Method for fabricating double-diffused, lateral transistors
US4379305A (en) Mesh gate V-MOS power FET
KR920001750A (ko) 반도체 장치 및 그 제조방법
KR920022546A (ko) 모오스 트랜지스터의 구조 및 그 제조방법
KR970024267A (ko) 트렌치 DMOS 트랜지스터와 그의 제조방법(a trench DMOS and a method of fabricating the same)
JP2667465B2 (ja) 半導体装置
KR100546286B1 (ko) 에스오아이 트랜지스터의 제조방법
KR970004079A (ko) 반도체소자 및 그 제조방법
KR960026934A (ko) 바이폴라 트랜지스터, 바이폴라 트랜지스터를 구비하는 반도체장치 및 그 제조방법
JP3336933B2 (ja) 半導体装置及び半導体装置の製造方法
JP2686125B2 (ja) 静電誘導型スイッチング素子及びその製造方法
JP2765142B2 (ja) 半導体装置の製造方法
KR100223795B1 (ko) 반도체소자제조방법
JP2720509B2 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19950929

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19950929

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19980623

Patent event code: PE09021S01D

PC1902 Submission of document of abandonment before decision of registration
SUBM Surrender of laid-open application requested