[go: up one dir, main page]

KR970008307B1 - 패킷 송신 시스템에서 패킷 순차를 보존하기 위한 방법 및 장치 - Google Patents

패킷 송신 시스템에서 패킷 순차를 보존하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR970008307B1
KR970008307B1 KR1019940702390A KR19940072390A KR970008307B1 KR 970008307 B1 KR970008307 B1 KR 970008307B1 KR 1019940702390 A KR1019940702390 A KR 1019940702390A KR 19940072390 A KR19940072390 A KR 19940072390A KR 970008307 B1 KR970008307 B1 KR 970008307B1
Authority
KR
South Korea
Prior art keywords
data packet
terminal
information
packet
sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1019940702390A
Other languages
English (en)
Inventor
데일 알. 부호흘쯔
윌리암 케이. 도스
카렌 이. 로빈스
마크 에이. 예디낙
알. 리. 주니어. 헤밀톤
Original Assignee
모토롤라, 인크.
존 에이취. 무어
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모토롤라, 인크., 존 에이취. 무어 filed Critical 모토롤라, 인크.
Application granted granted Critical
Publication of KR970008307B1 publication Critical patent/KR970008307B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5614—User Network Interface
    • H04L2012/5616—Terminal equipment, e.g. codecs, synch.
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/565—Sequence integrity

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)

Abstract

요약없음

Description

패킷 송신 시스템에서 패킷 순차를 보존하기 위한 방법 및 장치
제1도는 예시적인 RF 패킷 송신 시스템의 블록 다이어그램.
제2도는 제1도에 도시된 것과 같은 UM 또는 CM의 블록 다이어그램.
제3도는 데이타 열과 복수의 데이타 패킷들 사이의 대응을 도시한 도면.
제4도는 데이타 패킷과 무선 송신 패킷 사이의 대응을 도시한 도면.
제5도는 제4도에 도시된 것과 같은 패킷 헤더내에 포함된 정보를 도시한 도면.
제6도는 제4도에 도시된 것과 같은 재조립 헤더(reassembly header)내에 포함된 정보를 도시한 도면.
제7도는 제6도에 도시된 것과 같은 프로토콜 필드내에 포함된 정보를 도시한 도면.
제8도는 UM(12)가 사용자 장치(14)로부터 데이타 패킷을 수신할 때, 제2도의 마이크로프로세서(13)에 의해 수행되는 단계들의 플로우챠트 다이어그램.
제9도는 UM(12) 어드레스 표를 도시한 도면.
제10도는 패킷 순차 번호 표를 도시한 도면.
제11도는 CM(10)이 UM(12)로부터 ADD MESSAGE 명령을 수신할 때, 제2도 마이크로프로세서(13)에 의해 수행되는 단계들의 플로우챠트 다이어그램.
제12도는 CM(10) 어드레스 표를 도시한 도면.
제13도는 CM(10)이 패킷 데이타 네트워크(18)로부터 데이타 패킷을 수신할 때, 제2도의 마이크로프로세서(13)에 의해 수행되는 단계들의 플로우챠트 다이어그램.
제14도는 송신 인식 또는 송신 패킷 수명 타이머의 만료(expiration)가 CM (10) 또는 UM(12)에 의해 수신될 때, 제2도의 마이크로프로세서(13)에 의해 수행되는 단계들의 플로우챠트 다이어그램.
제15도는 송신 패킷의 수신시 CM(10)의 마이크로프로세서(13)에 의해 수행되는 단계들의 플로우챠트 다이어그램.
제16도는 순차 타이머의 만료시 제2도의 마이크로프로세서(13)에 의해 수행되는 단계들의 플로우챠트 다이어그램.
발명의 분야
본 발명은 일반적으로 데이타가 패킷(packet)으로 송신되는 무선 주파수(RF) 패킷 송신 시스템에 관한 것으로, 특히 데이타 열(data stream) 패킷 순차를 보존하는 방법 및 장치에 관한 것이다.
발명의 배경
RF 근거리 통신망(LAN)을 도입한 기업들은 RF 통신을 사용하여 데이타를 송신한다. 제1도에는 제어 모듈(10)이 복수의 사용자 모듈(UM)(12)과 통신하는데 RF 통신을 사용하는 무선 LAN을 포함하는 전형적인 RF 패킷 송신 시스템이 도시되어 있다. 각각의 UM(12)는 터미널, 개인용 컴퓨터 또는 접속(16)을 경유하여 다른 정보/입/출력 장치와 같은 1개 또는 그 이상의 장치(14)들에 접속된다. 제어 모듈(CM)(10)은 포함할 수 있는 데이타 채널(20)에 의해 데이타 네트워크(18)에 접속되지만, 유선 또는 광학적 연결에 제한되지 않는다.
CM(10)은 도시된 네트워크 안에서의 통신을 제어하고, 데이타 네트워크(18)로부터 연관된 UM(12)를 경유하여 사용자 장치(14)로 정보를 전달한다. CM(10)은 또한 1개의 UM(12A)로부터 정보를 수신하고, 이 정보를 다른 UM(12B)로 중계하는 것에 의해 근거리 통신을 제어한다. 데이타 네트워크(18)은 이더넷 네트워크(Ethernet network), 토큰 링 네트워크(Token Ring network), 또는 다른 임의의 공지된 데이타 네트워크로 이루어질 수 있다.
제1도의 패킷 송신 시스템에 있어서, UM(12)와 사용자 장치(14) 또는 CM(10 )과 데이타 네트워크(18) 사이에 전달되는 정보와 같은 정보는 데이타 열로 다중된 데이타 패킷의 형태로 운반된다. UM(12)와 CM(10) 사이에 송신되는 정보와 같은 무선 정보는 무선 송신 패킷의 형태로 운반된다. 전형적으로 각각의 무선송신 패킷은 프리앰블(preamble) 및 정보 필드 (information field)를 포함한다. 프리앰블은 제어 데이타, 동기 정보 및/또는 수신지 장치 정보를 포함할 수 있다. 정보 필드는 데이타 패킷을 포함한 적어도 약간의 정보를 포함한다.
예로서, 공통 UM(12)에 의해 서비스되는 2개의 단말 장치(14)가 배선(16)을 통해 N/2와 동일한 수의 패킷들을 송신한다고 가정하자. 또한 N은 10이라고 가정하자. UM(12)에 접속된 각각의 단말 장치(14)는 제3도의 다중 데이타 열(300)을 발생시키기 위해 집합적으로 결합한 5패킷들을 송신하게 된다.
이 예에서 대해 연속한 것으로, 단말 A로 표기된 제1단말 장치(14)는 0 내지 4로 번호 붙여진 5개의 패킷들을 송신하고, 반면, 단말 B로 표기된 제2단말 장치(14)는 0 내지 4로 번호 붙여진 5개의 패킷들을 송신한다. 배선(16)을 통해 송신될 때, 이들 10개의 패킷(A0-A4 및 B0-B4)는 전형적으로 B0, B1, A0, B2, A1, A2, A3, B3, A4, B4와 같이 무작위로 띄엄띄엄 배치된다. 데이타 열 순서가 완전 무작위로 보이지만, 데이타 패킷(A0-A4 및 B0-B4)이 각각 소스 장치(A 및 B)에 대해 본래의 순차 순서를 유지하기 때문에, 이 순서가 실제적으로는 의사 무작위(pseudorandom)임이 자세히 관찰하면 인지할 수 있다. 따라서, 패킷(A0)는 올림순으로 항상 패킷들(A1-A4)보다 선행하고, 패킷(B0)도 동일한 올림순으로 항상 패킷들(B1-B4)보다 선행한다.
본 분야에 숙련된 자들은 상기 기술이 부분적으로 설명하기 위한 것임을 인식할 수 있을 것이다. 어떤 번호의 단말 장치(14)도 UM(12)에 의해 서비스될 것이다. 단말 장치들에 의해 송신되는 데이타 패킷의 수는 변할 수 있다. 더우기, 데이타 열 길이 N이 데이타 패킷의 임의의 수일 수 있다. 이들 변화에도 불구하고, 데이타 열 패킷들은 그들의 소스 또는 원점에 관한 순차적인 관계(0,1,2,3,…,N)을 유지한다.
UM(12)들과 CM(10) 사이의 데이타 열 패킷들을 전달하는 무선 송신 패킷들의 송신동안, 데이타 열 패킷의 순서가 다중 통로 수신 및 무선 간섭과 같은 RF 이상 현상들의 결과로 변화할 가능성이 매우 높다. 이 가능성은 특히 제1도의 패킷 송신 시스템에 의해 계획된 빌딩내 사무실 환경에서 높아진다. 빌딩내 사무실이라는 환경에서, RF 이상 현상은 분실, 지연 또는 이해 불가능한 무선 송신 패킷을 결과로서 발생시킨다. CM(10)에 의해 수신된 대로, 재구성된 데이타 열은 예를 들어 데이타 패킷(A1,B0,A4,B3,A2,B4,A0,B1,B2)만을 포함한다.
제1도의 패킷 데이타 네트워크(18)이 재순서된 데이타 패킷들을 다룰 수 있는 데이타 메시징 프로토콜(data messaging protocol)을 도입하면, 재구성된 데이타 열(A1,B0,A4,B3,A2,B4,A0,B1,B2)이 또 다른 프로세싱을 위해 채널(20)을 통해 송신될 수 있다. 한편, 만일 패킷 데이타 네트워크(18)이 단말 장치(14)로부터 원래의 순차적 순서 관계(A0-A4 또는 B0-B4)를 더이상 갖지 않는 데이타 패킷의 수신에 대단히 민감한 데이타 메시지프로토콜을 도입하면, 계속적으로 프로세싱 및 시스템 동작이 근본적으로 실패하게 된다.
재순서로된 데이타 패킷들의 수신에 대단히 민감한 데이타 메시지 프로토콜의 예들로서
고 레벨 데이타 링크 제어(High Level Data Link Control : HDLC);
링크 액세스 프로토콜-B(Link Access Protocol-B : LAP B);
링크 액세스 프로토콜-D(Link Access Protocol-D : LAP D);
논리적 링크 제어 II(Logical Link Control : LLC II); 및
동기 데이타 링크 제어(Synchronous Data Link Control : SDLC);
들이 포함되지만, 이에 한정되지는 않는다. 종래의 기술이 분실 및/또는 손상된 무선 송신 패킷들이 재송신될 수 있음을 제안했지만, 부수적인 지연이 시스템 처리능력에 악영향을 미친다. 이는 특히, 다수의 사용자장치(14)가 단일 UM(12)에 의해 지원되는 경우에 심하다. 상기된 데이타 메시징 프로토콜들이 데이타 통신 분야에 널리 사용되기 때문에, 특정 사용자 장치(14)와 연관된 손실, 이해불가능 또는 지연된 무선 송신 패킷이 공통 CM(12)에 의해 지원되는 다른 장치(14)에 대한 서비스를 차단하지 않는 방법을 제공하는 것이 큰장점이 될 것이다.
발명의 요약
간략하게 기술하면, 본 발명은 무선 간섭을 받게 되어 데이타 열 순서 에러가 발생할 수 있는 무선 채널을 통한 패킷 송신에도 불구하고, 분리된 소스 장치들에 의해 발생되고 데이타 열로서 순서된 복수의 데이타 패킷들의 순차적 관계를 보존하기 위한 방법 및 장치에 관한 것이다. 방법 단계 및 장치 구조는 소스 장치 식별 정보의 기능으로서 데이타 열 내부로부터 데이타 패킷을 식별하고, 식별된 패킷에 대한 데이타 패킷 순차 정보를 발생하고, 데이타 패킷 순차 정보에 대응하는 값들을 메모리에 저장하며, 데이타 패킷, 소스 장치 식별 정보 및 데이타 패킷 순차 정보를 제1단말 소스장치 및 데이타 패킷 순차 정보를 갖는 사익 제2단말로 송신하기 위해 제공된다. 제2단말 방법 단계들 및 장치구조는 상기 제1단말 송신들을 수신하고, 제1단말 소스 장치 식별 정보의 기능으로서 제1단말 데이타 패킷 순차 정보를 제2단말 메모리로부터 인출하며, 인출된 데이타 패킷 순차 정보와 수신된 데이타 패킷 순차 정보를 비교하기 위해 제공된다. 비교의 기능으로서, 수신된, 데이타 패킷은 순차 정보 순차 번호들이 비교될 때는 다른 프로세싱을 위해 포워드(forward)되고, 순차 번호들이 비교되지 않을때는 순차 정보에 의해 결정된 순서로 저장된다.
양호한 실시예의 상세한 설명
본 발명의 특정 실시예를 기술하기 전에, 이해를 돕기 위해 본 발명의 대략적인 개요가 기술된다. RF 패킷 송신 시스템에서의 패킷 처리에 대해 확인된 문제는 특정 사용자 장치(14)의 어드레스와 연관된 어드레스 가능도 체계(hierarchyt of addressability)에 따라 수신된 데이타 패킷이 메모리에 어드레스되는 본 발명에 의해 감소된다. 개시된 메모리 맵핑(mapping)은 복수의 사용자 장치들중의 하나와 연관된 분실, 이해 불가능 또는 지연된 무선 송신 패킷이 공통 UM(12)에 의해 지원되는 다른 장치들에 대한 서비스를 차단하지 않도록 각각의 사용자 장치 기저상에서의 데이타 열 재구성을 가능케 한다.
제2도를 참조하면, UM(12)또는 CM(10)의 전형적인 블록 구성이 도시되어 있다. 통신 제어기(11)은 판독정용 메모리(ROM)(15), 임의 접근 기억 장치(RAM)(17), 직렬 인터페이스 장치(19) 및 네트워크 인터페이스(21)와 연관된 마이크로프로세서(13)을 포함한다. 직렬 인터페이스 장치(19)는 통신 버스(29)에 의해 UM에 접속된 단말 장치(24)와의 통신을 위한 적당한 레지스터들 및 라인 구동기들로 이루어진다. 양호한 실시예에 따라, 직렬 인터페이스 장치(19)는 RS232 인터레이스이고, 직렬 버스(29)는 RS232 버스이며, I/O 장치(24)는 직렬 I/O 기능을 제공할 수 있는 공지된 비동기 RS232 단말들중의 임의의 것일 수 있다. 영구 접속으로 도시되었지만, 단말 장치(24)는 UM(12)로 또는 UM(12)로부터의 직접 I/O를 요구하는 여러가지의 관리 및 유지 보수 동작 동안만 도시된 대로 접속된다.
네트워크 인터페이스(21)은 네트워크 인터페이스(NI) 버스(16)에 의해 접속된 복수의 주변 장치들과의 통신을 위한 적당한 레지스터들 및 라인 구동기로 이루어진다.
제2도의 물리적 구조에 따라, 양 방향(two-way) RF 라디오(25), 이더넷 I/O 장치(30) 및 토큰 링 I/O장치(32)를 포함하는 복수의 주변 장치들이 UM(12)와 인터페이스 되어 있다. 각각의 주변 장치(28 내지 32)는 각각 NI 버스 인터페이스(36,38 및 40)을 포함한다. 이들 인터페이스들은 NI 버스(16)상에서의 통신을 위한 필수 레지스터 및 라인 구동기들을 제공하고, 또한 만일 이들 자원들이 집적장치에 적당하지 않다면, 마이크로프로세서, RAM 및 ROM을 포함할 수 있다.
도시된 대로, 라디오(28)은 제1도에 도시된 것과 같이 UM(12)과 CM(10) 사이의 RF 통신을 위해 44로 표기된 1개 또는 그 이상의 안테나들을 포함한다. 상기된 대로, 무선 정보는 제3도와 연관하여 기술되었던 것과 같이 송신 패킷을 경유하여 통신된다. 이더넷 I/O 장치(30)은 배선(46)에 의해 종래의 이더넷 포트(port)에 결합된다. 마찬가지로, 토큰 링 I/O 장치(32)는 배선(48)에 의해 종래의 토큰 링 네트워크에 결합된다. 도시된 주변 장치들은 가상적으로 임의의 형태의 패킷된 정보가 적당한 입력/출력 장치 수단에 의해 UM(12)에 결합될 수 있음을 나타낸다.
양호한 실시예가 통신 제어기(11)을 경유하여 여러가지 주변 장치들은 서로 접속하는 NI 버스(16)을 도시하고 있지만, 본 기술 분야에 숙련된 자들은 NI 버스(16)이 시분할 다중화된(time division multiplexed : TDM) 버스, 양-방향성 버스(bi-directional bus) 또는 패킷 스위치들에 의해 대체될 수 있음을 인지할 것이다.
상기된 대로, 제3도는 데이타 열(300)과 복수의 다중화된 데이타 패킷(310) 사이의 대응이 도시되어 있다. 도시된 대로, 데이타 열(300)은 1-N으로 번호 붙여진 데이타 패킷(310)을 포함한다. 각각의 데이타 패킷은 수신지 어드레스, 소스 어드레스 및 소스 장치 메시지 정보를 포함한다.
제4도는 CM(10)과 UM(12) 사이의 RF 채널을 통해 송신되는 송신 패킷(400)이 도시되어 있다. 이 포맷(format)은 패킷 프리앰블 정보(402), 패킷 헤더(404) 및 재조립 헤더(406)를 포함하는 제어 정보의 송신뿐만아니라 데이타 패킷(310)을 포함할 순 데이타 필드(408)의 송신이 도시되어 있다. 패킷 프리앰블(402)는 라디오(28) 동기와 목적을 위해 제공된다. 패킷 헤더(404) 및 재조립 헤더(406)이 아래에 보다 상세하게 설명된다.
제5도에는 제4도에 도시된 것과 같은 패킷 헤더 안에 포함된 정보가 도시되어 있다. 패킷 헤더는 가상 회로 식별 필드(virtual circuit identification field : VCID)(5 10), 패킷 길이 정보(520), 수신지 정보(530) 및 타당성 정보(540)을 포함한다. VCI D 필드(510)은 UM 또는 CM안에 포함된 가상 회로 레지스터를 특정하는 정보를 포함한다. 가상 회로 레지스터는 부가적인 패킷 디스크립터(discriptor)들을 가리킬 수 있는 판독 및 기록 패킷 디스크립터들을 교대로 가리키는 큐 제어 블록(queue control block) 뿐만아니라 판독 및 기록 버퍼 디스크립터들을 가리키거나 어드레스한다. 버퍼 디스크립터들 각각은 기록 버퍼 및 후속 판독 및 기록 버퍼 디스크립터를 가리키고, 이에 의해 수신된 송신 패킷(400)의 데이타 필드(408)이 저장될 버퍼 위치를 한정하기 위한 어드레스들의 링크 리스트를 형성한다. 패킷 들이 필드(520)은 연관된 패킷의 길이에 관한 정보를 제공한다. 수신지 정보 필드(530)은 UM(12) 또는 CM(10)에 대한 수신지 장치 어드레스 정보를 포함한다. 타당성 정보 필드(540)은 순환 여유 검사(Cyclic Redundancy Check : CRC) 데이타 정확한 계산과 연관된 데이타를 포함한다.
제6도에는 제4도의 송신 패킷의 재조립 헤더안에 포함된 정보가 도시되어 있다. 설계에 의해 재조립 헤더는 소스 논리 단위 식별(LUID)필드(610), 패킷 식별 필드(620), 순차 번호 필드(630), 전체 단편(fragment) 필드(640), 단편 번호 필드(650), 전체 패킷 길이 필드(660) 및 프로토콜 필드(670)을 포함한다. 소스 LUID 필드(610)은 UM(12)의 논리 단위 식별을 확정한다. 양호한 실시예에 따라, 소스 LUID는 CM(1 0)에 의해 서비스의 CM(10) 구역안에 각각의 UM(12)를 할당한다.
프로토콜 필드(670)은 다음에 기술되는 것과 같은 데이타 열 회복시 적당한 데이타 패킷 순서를 유지하기 위해 제1도의 마이크로프로세서(13)에 의해 부분적으로 사용된다. 소스 LUID 필드(610) 및 프로토콜 필드(670)만이 본 발명에서 중요한 재조립 헤더 안의 필드이기 때문에, 나머지 필드들에 대해서는 기술하지 않을 것이다.
제7도에는 제6도에 도시된 것과 같은 재조립 패킷의 프로토콜 필드내에 포함된 정보가 도시되어 있다. 도시된 대로, 프로토콜 필드는 방송 필드(710), 단말 ID 필드(720), 데이타 열 순차 번호(730) 및 수신지 서비스 접근점(Destination Service Acce ss Point : DSAP) 필드(740)을 포함한다. 부가적인 필드 (750)이 장래의 사용을 위해 준비된다.
방송 필드(710)은 CM 내지 UM 송신에 사용된다. 수신된 패킷이 방송 형태일 때, 방송 필드는 논리 1로 설정될 것이고, 그렇지 않으면, 방송 필드는 비-방송 형태 패킷임을 식별하는 논리 0으로 설정된다. 방송 형태 패킷들은 CM(10)에 의해 확립된 것과 같은 유효 범위의 구역안에서 모든 단말 장치들(14)에 의해 수신되고 프로세스된다. 한편, 비-방송 형태 패킷들을 유효 범위의 CM(10) 구역안에서 특정하게 식별된 단말 장치에(14)에 의해 수신된다.
단말 ID 필드(720)은 새롭게 설치된 단말 장치(14)로부터의 데이타 패킷을 첫번째로 수신할 때, 서비싱(servicing) UM(12)에 의해 할당된 값을 저장한다.
그후에, 단말장치(14)가 이러한 단말 ID에 의해 식별된다.
열 순차 번호 필드(730)은 공통 원점에 관한 순차적 관계를 보존시키기 위해 수신된 데이타 패킷을 순차시키는데 UM(12) 및 CM(10)등에 의해 사용되는 번호를 저장한다. 열 순차 번호 필드의 크기는 이러한 기능을 제공하는데 필요한 비트들의 임의의 수 n 일 수 있음이 인식될 수 것이다. 양호한 실시예에 따라, 열 순차 번호 필드(730)은 2n순차 번호의 범위를 제공하는 n 비트 필드이다. 양호한 실시예에 따라, n은 6이고, 이에 의해 0에서 63까지의 순차 번호의 범위가 제공된다.
DSAP 필드(740)은 수신된 패킷이 시스템 서비스 용도인지 또는 LAN 응용 용도인지를 나타낸다. 이는 각각의 수신된 패킷의 적당한 경로가 다른 프로세싱에 정확하게 응용될 수 있도록 한다.
다음에 기술되는 것은, 제1도의 UM(12) 및 CM(10)이 마이크로프로세서(13)의 제어 및 제2도의 ROM(15)에 저장된 프로그램 명령어 세트의 지시하에서, 제4도 내지 제7도의 필드들내에 저장된 정보와 관련하여, 후속하는 무선 송신에 기인한 순서 에러의 도입에도 불구하고, 제3도의 원래의 데이타 열(300) 안에서 발견되는 원래의 데이타 패킷(310)의 공통점의 순차적 관계의 식별 및 보존과 연관된 직무를 어떻게 수행하는지에 관한 것이다.
제8도에는 UM(12)가 단말 장치들(14)로부터 데이타 패킷(310)을 수신할 때, 마이크로프로세서(13)에 의해 수행되는 단계들의 플로우챠트가 도시되어 있다.
개시 블록(800)에서 시작한 흐름은 UM(12)가 데이타 패킷(310)을 수신할 때마다, 블록(802)로 진행해 간다. 블록(802)로부터, 흐름은 패킷(310)안의 소스 어드레스 및 수신지 어드레스가 판독되는 블록(804)로 진행해 간다. 양호한 실시예에 따라, 소스 어드레스는 소스 단말 장치(14)에 할당된 유일한 IEEE 이더넷 어드레스이다. 수신지 어드레스는 패킷(310)을 수신하는 장치의 IEEE 이더넷 어드레스이다. 흐름은 수신된 패킷이 (CM(10)에 의해 서비스되는 모든 UM들에 방송되는) 방송 형태의 패킷으로서 송신되었는지의 여부를 알아보기 위해 비트 상태 체크가 수행되는 결정 블록(806)으로 진행해 간다. 방송 형태 패킷으로 송신되었으면, 흐름은 제4도 및 제6도의 재조립 헤더가 구성되는 블록(828)로 진행해 간다.
만일 패킷이 비-방송 형태 패킷이면, 흐름은 블록(806)으로부터 UM(12)에 연결된 단말들(14)의 각각에 대한 엔트리(entry)들을 유지하는 RAM(17)내의 어드레스 표가 수신된 패킷의 수신지 어드레스에 대해 검색되는 블록(808)로 진행해 간다. 결정 블록(810)에서 수신지 어드레스가 발견되었는지를 알아보기 위한 체크가 행해진다. 만일 수신지 어드레스가 발견되면, 수신지 장치가 UM에 연결되어 배선(16)을 통해 패킷을 수신할 수 있다고 추정되기 때문에 패킷은 폐기되고 프로세스 흐름은 정지된다.
만일 수신지 어드레스가 발견되지 않으면, 흐름은 RAM(17)내의 어드레스 표가 단말 장치 소스 어드레스에 대해 검색되는 블록(812)로 진행해 간다. 다음으로 결정 블록(814)에서, 소스 어드레스가 RAM(17) 어드레스 표에서 발견되었는지 여부를 결정하기 위한 체크가 수행된다. 만일 소스 어드레스가 RAM(17) 어드레스 표에서 발견되면, 흐름은 제4도 및 제6도의 재조립 헤더가 구성되는 블록(828)로 진행해 간다. 만일 소스 어드레스가 RAM(17) 어드레스 표에서 발견되지 않으면, UM(12)에 미리 공지되지 않은 이러한 단말장치(14)를 식별하기 위해 새로운 엔트리가 RAM(17) 어드레스 표에 만들어져야 한다.
흐름은 패킷 소스 어드레스가 이후로는 표 1로서 참조되는 제9도에 도시된 RA M(17) 어드레스 표내에 저장되는 블록(816)으로 진행해 간다. 제9도에는 소스 어드레스 필드에서의 소스 어드레스 저장 및 단말 ID 필드에서의 단말 ID 저장이 도시되어 있다. 상기된 대로, 소스 어드레스들은 수신된 패킷들로부터 판독된다. 이렇게 하여, 새로운 단말 어드레스 E가 표 1에 저장된다. 단말 ID는 다음에 기술되는 대로 할당된다.
제8도를 다시 참조하면, 흐름은 블록(816)으로부터 제1도의 마이크로프로세서(13)이 엔트리들이 사용되지 않은 행해 대해 RAM(17) 순차 번호 표를 조사하는 블록(818)로 진행해 간다. 이후로는 표 2로서 참조될 순차 번호 표가 제10도에 도시되어 있다. 제10도를 참조하면, 표 2의 행 지수 번호 4가 후속 사용되지 않는 행이다. 그러므로, 제8도의 블록(820 및 822)에서, 표 2의 행 지수 번호 4가 소스 어드레스 E와 연관된 단말 ID 필드가 기록되므로, 소스 어드레스 표 1로 부터 순차 번호 표 2로 포인터(pointer)가 제공된다. 그 후에 , 표 2의 행 4는 사용자 장치 E로부터 수신된 데이타 패킷의 순차 번호를 트랙(track)하는데 사용된다.
이는 표 2에 도시된 것과 같은 엔트리들을 갱신하는 것에 의해 달성된다. 제10도를 참조하면, 표 2는 다음과 같은 순차 정보 엔트리들 : V(s), 하부 윈도우 경계(Lower Window Bound), Tx 윈도우 맵(Tx Window Map), V(r), Rx 윈도우 맵(Rx Win dow Map) 및 Rx 윈도우 큐 포인터(Rx Window Queue Pointer)를 포함한다. 집합적으로, 이들 표 엔트리들은 특정 단말 ID와 연관된 데이타 열을 송신 및 수신하는 패킷 순서를 보존하는데 필요한 정보를 포함한다. 이들 엔트리들 각각의 목적 및 정의는 다음과 같다.
V(s)는 사용자 장치 열과 연관된 후속 송신 패킷에 할당될 송신 순차번호(0-N)이다.
하부 윈도우 경계는 특정 장치 열내의 가장 오래된 인식되지 않은 송신 패킷에 할당된 순차 번호 값이다. 인식되지 않은 패킷들이 없을때, 이 필드는 V(s)와 동일하다.
Tx 윈도우 맵은 패킷들이 순서를 벗어났음이 인식될 때 송신 윈도우를 관리하는데 사용되는 비트-맵구조(bit-mapped structure)이다. 만일 장치열에서 패킷이 인식되고, 이 패킷의 열 순차 번호가 하부 윈도우 경계보다 크면, 비트가 하부 윈도우 경계에 관한 패킷의 순차 번호에 대응하는 맵 구조내에 설정된다.
하부 윈도우 경계에 대응하는 패킷이 최종적으로 인식되거나 타임 아웃(time out)될 때, 이 맵 구조는 하부 윈도우 경계를 얼마만큼 확장시킬 것인지를 결정하는데 사용된다.
V(r)은 특정 단말 ID에 수신되는 후속 패킷에서 예사된 순차 번호(0-63)이다. 만일 패킷이 이러한 단말 ID에 도달하고, 그 순차 번호가 V(r)과 같이 않다면, 이 패킷이 있는 한 V(r)+1로부터 V(r)+(2n-2-1)까지 연장한 타당한 수신 윈도우 안에서 큐될 것이다.
Rx 윈도우 맵은 패킷들이 순서에서 벗어나 수신될 때, 수신 윈도우를 관리하는데 사용되는 비트-맵 구조이다. 만일 순차 번호가 V(r)이 아니지만 그럼에도 불구하고 타당한 수신 윈도우내에 있는 패킷이 수신된다면, 비트가 V(r)에 관한 패킷의 순차번호에 대응하는 맵 구조내에 설정된다. 이러한 패킷은 LAN 응용에 대한 송신을 위해 큐된다. V(r)에 대응하는 패킷이 도달되거나 타임 아웃(time out)될 때, 이 맵 구조는 V(r)을 얼마만큼 확장시킬 것인지를 결정하는데 사용된다.
Rx 윈도우 큐 포인터는 나중에 전송을 위해 큐되는 수신된 패킷들의 링크 리스트에 대한 포인터이다. 패킷들은 순차 번호의 순서로 이러한 큐내에 삽입된다.
본 발명에 따라, 순서가 벗어난 패킷들은 다음과 같은 방식으로 취급된다.
1). 만일 수신된 패킷의 순차 번호 N(r)이 V(r)+1로부터 V(r)+(2n-2-1)까지의 범위안에 있다면, 이 패킷은 Rx 윈도우 큐내로 삽입되고, 적당한 비트가 Rx 윈도우 맵내에 설정된다.
2). 만일 수신된 패킷의 순차 번호 N(r)이 V(r)+(2n-2)로부터 V(r)+(2n-1-1)까지의 범위안에 있고 Rx 윈도우 큐가 비어있다면, V(r)은 N(r)+1로 확장되고, 이 패킷은 송출된다.
3). 모든 다른 상황하에서, 이 패킷은 드롭(drop)된다.
제8도를 다시 참조하면, 흐름은 블록(822)로부터 표 2의 새롭게 할당된 행 4가 초기화되는 블록(824)로 진행해 간다. 그 후에, 블록(826)에서, UM은 E 의 소스 어드레스를 갖는 새롭게 식별된 단말 장치로부터 패킷을 수신하도록 CM을 준비시키기 위해 CM(10)으로 ADD MESSAGE를 전송하도록 명령받는다.
다음의 흐름은 제4도 및 제6도의 재조립 헤더가 수신된 패킷을 위해 구성되는 블록(828)로 진행해 간다. 양호한 실시예에 따라, UM(12) LUID가 UM(12)가 패킷을 전송했는지를 식별하기 위해 제6도의 소스 LUID 필드(610)에 배치된다. 제7도의 프로토콜 필드 안에서, 방송 필드(710) 상태가 블록(806)에서의 결정에 기초하여 설정된다. 단말 ID 필드(720)이 표 1로부터 적당한 단말 ID를 소개한다. 열 순차 번호 필드(730) 또는 N(s)는 표 2에 저장된 것과 같은 V(s)의 현재 값을 수신한다. 최종적으로 수신시 패킷이 수신 장치 CM(10)에 의해 프로세스되는지 또는 대신에 또 다른 프로세싱을 위해 패킷 데이타 네트워크(18)로 루트(route)되는지에 따라 DSAP 필드(740) 상태가 설정된다.
다음으로, 블록(830)에서, 표 2에 저장된 것과 같은 V(s)의 값이 증가된다. 그 다음으로, 흐름은 제4도에 도시된 것과 같은 송신 패킷(400)이 구성되는 블록(832)로 진행해 간다. 블록(834)에서, 송신 수명 타이머가 개시되고, 블록(836)에서, 송신 패킷(400)이 CM(10)으로 송신된다.
다음으로, 제11도를 참조하면, 제8도의 단계(826)에 따라 ADD MESSAGE의 수신에 응답하여 CM(10)의 마이크로프로세서(13)에 의해 수행되는 단계들의 플로우챠트 다이어그램이 도시되어 있다. UM(12)에 의해 송신되는 전형적인 ADD MESSA GE는 UM(12) LUID, 새로운 단말 장치(145) 소스 어드레스 및 새롭게 조우된(encountered) 단말 장치(14)에 대해 송신 UM(12)에 의해 할당된 것과 같은 단말 ID를 포함한다.
개시 블록(1100)에서 시작한 흐름은 CM(10)이 ADD MESSAGE를 수신하는 블록(1102)로 진행해 간다. 흐름은 CM LUID, 소스 어드레스 및 단말 ID가 판독되는 블록(1102)로 진행해 간다. 다음으로, 블록(1106)에서, 제12도에 도식되고 이후로는 표 3으로서 참조되는 RAM(17) 어드레스 표가 단말 장치(14) 소스 어드레스에 대해 검색된다.
결정 블록(1108)에서 소스 어드레스가 발견되었는지를 결정하기 위한 체크가 수행된다. 만일 소스 어드레스가 발견되지 않는다면, 흐름은 블록(1102)에서 ADD MESSAGE로 수신된 소스 어드레스, 단말 ID 및 LUID에 의해 식별된 새로운 단말 장치(14)를 레지스터하기 위해 소스 어드레스, 단말 ID 및 LUID가 표 3에 저장되는 블록(1110)으로 진행해 간다. 그후에, 블록(1112)에서, 단말 ID는 CM(10)의 RAM(17 )내에 저장된 순차 번호 표에 색인하는데 사용된다. CM(10) 순차 번호표는 제10도와, 연관하여 앞에서 기술된 표 2와 동일하다. 따라서, 각각의 표 2의 행은 소스 어드레스, LUID 및 단말 ID의 기능으로서 데이타 열을 송신 및 수신하는 패킷 순서를 보존하기 위해 필요한 정보를 집합적으로 포함하는 다음과 같은 엔트리들 : V(s), 하부 윈도우 경계, Tx 윈도우 맵, V(r), Rx 윈도우 맵 및 Rx 윈도우 큐 포인터를 포함한다.
흐름은 블록(1112)로부터 색인된 표 2의 행이 초기화되는 블록(1114)로 진행해 간다. 블록(1116)에서, ADD MESSAGE의 수신이 인식된다.
제13도에는 CM(10)의 패킷 데이타 네트워크(18)로부터 데이타 패킷을 수신할때, 제2도의 마이크로프로세서(13)에 의해 수행되는 단계들의 플로우챠트 다이어그램이 도시되어 있다. 개시 블록(1300)에서 시작한 흐름은 CM(10)이 제1도의 패킷 데이타 네트워크로부터 데이타 패킷(310)을 수신할때마다, 블록(1302)로 진행해 간다. 블록(1302)로부터, 흐름은 패킷(310) 안의 수신지 어드레스가 판독되는 블록(1304)로 진행해 간다. 양호한 실시예에 따라, 수신지 어드레스는 패킷(310)을 수신하는 장치의 IEEE 이더넷 어드레스이다.
흐름은 수신된 패킷이 방송 형태 패킷으로 송신되는지 즉, CM(10)에 의해 서비스되는 모든 UM들에 의해 수신되거나 저장되는지의 여부를 알아보기 위해 비트상태 체크가 수행되는 결정 블록(1306)으로 진행해간다. 방송 형태 패킷으로 송신되었으면, 흐름은 제8도의 단계(828)의 기술에 따른 재조립 헤더가 구축되는 블록(1328)로 진행해 간다.
만일 패킷이 비-방송 형태 패킷이며, 흐름은 블록(1306)으로부터 어드레스 또는 CM(10)의 표 3이 패킷의 수신지 어드레스에 대해 검색되는 블록(1308)로 진행해 간다.
결정 블록(1308)에서 수신지 어드레스가 발견되었는지를 결정하기 위한 체크가 행해진다. 만일 수신지 어드레스가 발견되지 않으면, 수신지 장치가 공지되지 않았거나, 또는 채널(20)에 연결되어 CM(10) 간섭없이 패킷을 수신할 수 있다고 추정되기 때문에 패킷은 폐기되고 프로그램 흐름을 정지된다. 그러나, 만일 수신지 어드레스가, 발견되지 않으면, 흐름은 제8도의 단계(828)의 기술에 따라 제4도 및 제6도의 재조립 헤더가 구성되는 블럭(1328)로 진행해 간다.
다음으로, 블록(1330)에서, 순차 번호 표 또는 CM(10)의 표 2에 저장된 것과 같은 V(s)의 값이 증가된다. 그 다음으로, 흐름은 제4도에 도시된 것과 같은 송신 패킷(400)이 구성되는 블록(1332)로 진행해 간다. 블록(1334)에서, 송신 패킷 수명 타이머가 개시되고, 블록(1336)에서, 송신 패킷(400)이 UM(12)로 송신된다.
다음으로, 제14도를 참조하면, 송신이 성공적으로 완료되었음을 나타내는 표시의 수신시 또는 패킷 수명 타이머에 의해 선정된 시간안에 송신이 성공적으로 완료되지 못했음을 나타내는 표시의 수신시, CM(10)의 마이크로프로세서(13) 또는 UM(12)의 마이크로프로세서(13)에 의해 수행되는 단계들의 플로우챠트 다이어그램이 도시되어 있다.
개시 블록(1400)에서 시작한 흐름은 패킷 수명 타이머가 정지되는 블록(1402)로 진행해 간다. 흐름은 패킷 트랙킹(tracking)을 위해 보존된 모든 메모리 자원들이 포기되는 블록(1404)로 진행해 간다. 다음으로, 결정 블록(1406)에서, 순차 번호 N(s)가 하부 경계보다 큰지를 결정하기 위한 체크가 행해진다.
만일 그렇다면, 송신 원도우(Tx 윈도우) 비트 맵내에 적당한 비트가 이 패킷에 대한 송신 프로세스가 끝마쳐졌음을 나타내기 위해 설정되는 블록(1408)로 진행해 간다. 그후에, 이 프로세스 흐름이 종료된다.
만일 N(s)가 하부 윈도우 경계가 크기 않다면, 흐름은 결정 블록(1406)으로부터 N(s)가 하부 윈동우 경게와 동일한지 여부를 결정하기 위한 체크가 수행되는 결정 블록(1410)으로 진행해 간다. 만일 동일하지 않다면, 잘못된 갱신이 추정되어 프로세스가 종료된다. 그러나, 만일 N(s)가 하부 윈도우 경계와 동일하다면, 흐름은 하부 윈도우 경계가 증가되고 하부 윈도우 경계의 변화를 나타내기 위해 Tx 윈도우 비트 맵이 갱신되는 블록(1412 및 1414)로 진행해 간다. 그후에, 흐름은 하부 윈도우 경계에 의해 색인된 Tx 윈도우 맵 비트 상태가 1과 동일한지(설정) 여부를 결정하기 위한 체크가 수행되는 결정 블록(1416)으로 진행해 간다. 만일 그렇지 않다면, 하부 윈도우 경계는 송신 열 내의 가장 초래 인식되지 않은 패킷을 가리키는 것으로 추정되기 때문에 흐름은 종료된다.
그러나, 만일 하부 윈도우 경계에 의해 색인된 Tx 윈도우 맵 비트 상태가 1과 동일하다면, 흐름은 하부 윈도우 경계가 송신 열 내의 가장 오래 인식되지 않은 패킷을 다시 가리킬 때까지 이러한 프로세스가 반복되는 블록(1414)로 귀환한다.
제15도를 참조하면, 송신 패킷(400)의 수신시 CM(10)의 마이크로프로세서(13) 또는 UM(12)의 마이크로프로세서(13)에 의해 수행되는 단계들이 플로우챠트다이어그램이 도시되어 있다. 개시 블록(1500)에서 시작한 흐름은 송신 패킷(400)의 수신시 블록(1502)로 진행해 간다. 다음으로, 블록(1504)에서, UM(12) LUID 즉, 제6도의 소스 UID(610), 방송 필드(710) 상태, 단말 ID 필드(720) 및 제7도의 열 순차 번호(730)이 판독된다. 결정 블록(1506)에서, 수신된 송신 패킷(400)이 방송 형태 패킷인지의 여부를 결정하기 위해 방송 필드 상태에 대한 체크가 수행된다. 방송 형태 패킷이라고 추정되면, 흐름은 이 패킷이 UM(12) 또는 CM(10)에 의해 수신된 제1방송 형태 패킷인지 여부를 결정하기 위한 체크가 수행되는 결정 블록(1508)로 진행해간다. 만일 그렇다면, 블록(1510)에서, 방송 형태 패킷들을 트랙킹하기 위해 특정적으로 보종된 표 2의 행에 있는 순차 번호 값 V(r)은 수신된 제1방송 형태 송신 패킷의 순차 번호 N(r)로 설정된다.
수신된 송신 패킷이 방송 형태 패킷이 아니라고 추정되거나 또는 수신된 송신이 UM(12) 또는 CM(10)에 의해 수신된 제1방송 형태 패킷이 아니라고 추정되면, 흐름은 소스 LUID 및 단말 ID에 의해 표 2를 색인하는 것에 의해 패킷의 예상된 순차 번호 V(r)을 발견하기 위해 표 2가 탐색되는 블록(1512)로 진행해간다.
결정 블록(1514)에서, 예상 순차 번호 값 V(r)이 블록(1502 및 1504)에서 수신 및 판독된 순차 번호 N(r)과 동일한지를 결정하기 위한 체크가 수행된다. 만일 V(r) =N(r)이면, 송신 패킷(400)은 적당한 순서로 수신된 것이다. 그 결과로서, 흐름은 수신된 송신 패킷(400) 안의 데이타가 제7도를 참조하여 기술된대로 DSAP 필드(740) 안의 명령어들에 따라 적당한 응용을 위해 포워드되는 블록(1516)으로 진행해 간다. 그 후에, 단계(1518)에서, 표 2의 V(r)의 값이 수신될 후속 송신 패킷의 예상된 순차 번호를 나타내기 위해 증가된다. 블록(1520)에서, 수신(Rx) 윈도우 비트 맵이 송신 패킷의 수신을 나타내기 위해 갱신된다.
그 다음으로, 흐름은 이전에 수신되고 순서에서 벗어난 패킷들이 적당한 응용에 루트될 수 있는지를 결정하기 위한 체크가 수행되는 결정 블록(1522)로 진행해 간다. 이 결과로, 블록(1518)에서 결정된 V(r)의 증가된 값과 동일한 순차 번호를 갖는 소스 LUID 및 단말 ID에 의해 식별된 열과 연관된 이전에 수신된 패킷들이 메모리에 현재 저장되어 있는지를 결정하기 위한 체크가 수행된다. 만일 그렇다면, 흐름은 메모리에 저장된 이러한 순서에서 벗어난 패킷이 모두 없어져 프로세스 흐름이 후속 송신 패킷(400)의 수신 준비를 위해 종료될 때까지 이러한 프로세스가 반복되는 블록(1516)으로 귀환한다.
블록(1514)에 대해 다시 언급하면, 만일 예상 순차 번호 V(r)이 송신 패킷(400)의 순차 번호 N(r)과 동일하지 않다면, 흐름은 순차 번호 N(r)의 값이 수신윈도우(Rx) 윈도우)에 의해 한계가 정해진 값들의 범위내에 있는지를 결정하기 위한 체크가 수행되는 결정 블록(1524)로 진행해 간다. 본 발명에 따라, 순차 번호 범위는 0부터 2n-1까지이고, 여기서 n은 순차 번호를 인코드하는데 사용되는 비트들이 수이다. 양호한 실시예에 따라, n은 6과 동일하므로, 순차 번호 범위는 0부터 63까지이다. 이 범위안에서, Rx 윈도우 사이즈(Rx window-size)는 V(r)에 후속 15개의 연속적인 순차 번호들을 더하는 것으로 정의된 16개의 연속적인 순차 번호들이다.
N(r)은 N(r)이 V(r)보다 클때 및 N(r)이+Rx 윈도우-사이즈보다 작을때 Rx 윈도우 안에 있다. 그러므로, N(r)은 N(r)이 V(r)+1 내지 V(r)+(2n-2-1) 사이에 존재할때 Rx 윈도우 안에 있다. 이러한 조건하에서, 흐름은 패킷과 연관된 데이타가 Rx 윈도우 큐 포인터의 지시하에서, 그 순차 번호 N(r)에 의해 결정된 순서로 메모리에 저장되는 블록(1526)으로 진행해 간다. 블록(1528)에서, Rx 윈도우 비트 맵은 수신된 패킷의 문서 저장을 위해 갱신되고, 블록(1503)에서, 순차 번호 타이머가 타임 아웃 보호를 제공하기 위해 개시된다.
블록(1524)에 대해 다시 언급하면, 만일 순차 번호 N(r)의 값이 Rx에 의해 한계가 정해진 값들의 범위내에 있지 않다면, 흐름은 순차 번호 N(r)의 값이 동기와 윈도우(Synchronization window : SYNCH window)에 의해 한계가 정해진 값들의 범위안에 있는지를 결정하기 위한 체크가 수행되는 결정 블록(1532)로 진행해 간다. 본 발명에 따라, SYNCH 윈도우는 Rx 윈도우 뒤에 오는 후속의 연속적인 16비트들을 포함한다. N(r)은 N(r)이 V(r)보다 클때 및 N(r)이+Rx 윈도우-사이즈보다 크거나 동일할때, N(r)이 V(r)+2*(Rx 윈도우-사이즈) 보다 작을때 및 Rx 윈도우 맵이 비어있을때 SYNCH 윈도우 안에 존재한다고 생각된다. 그러므로, N(r)은 N(r)+(2n-2) 내지 V(r)+(2n-1-1)사이에 존재할때, SYNCH 윈도우 안에 존재한다고 생각된다. 이들 조건들 하에서, 현재의 Rx 윈도우를 포함하는 모든 데이타 패킷들이 CM(10) 및 UM(12 ) Tx 윈도우 및 Rx 윈도우들이 더 이상 동기되지 않음을 나타내면서 분실된다고 추정된다. 본 기술 분야에 숙련된자들은 이러한 조건은 본 발명이 CM(10)과 UM(12) 사이에서의 Rx 및 Tx 윈도우 상태 정보 교환을 요구하지 않기 때문에 발생한 것임을 인식할 것이다.
재동기하기 위해서, 흐름은 마지막에 수신된 송신 패킷과 연관된 데이타가 적당한 응용으로 포워드되는 블록(1534)로 진행해 간다. 그후에, 표 2의 값 V(r)이 단계(1536)에서 N(r)+1로 설정되고, 블록(1538)에서, Rx 윈도우 비트 맵은 수신될 후속 훈차 번호 N(r)+1에 대한 예상 순차 값 V(r)의 재동기화를 반영하기 위해 갱신되고, 프로세스 흐름은 새로운 송신 패킷의 수신을 준비하기 위해 종료된다.
모든 다른 상황들에서, 패킷은 인식되지 않거나 반복된 패킷으로서 취급되고, 이러한 경우 패킷은 폐인기되고 프로세스 흐름은 단계(1504)에서 중지된다.
다음으로, 제16도를 참조하면, 제15도의 단계(1530)에서 순차 번호 타임 아웃의 만료시 UM(12) 또는 CM(10)의 마이크로프로세서(13)에 의해 수행되는 단계들의 플로우챠트 다이어그램이 도시되어 있다. 개시블록(1600)에서 시작한 흐름은 타임 아웃 표시의 수신시 블록(1602)로 진행해 간다. 이러한 표시 후에, 흐름은 타임 아웃된 패킷에 대한 순차 번호 N(r)이 제15도의 단계(1528)에서 Rx 윈도우 맵의 상태에 의해 색인된 예상 순차 번호 V(r) 보다 큰지 여부를 결정하기 위한 체크가 수행되는 결정 블록(1604)로 진행해 간다. 만일 그렇다면, 흐름은 이전에 수신되고 순서에서 벗어난 패킷들이 적당한 응용에 루트될 수 있는지를 결정하기 위한 체크가 수행되는 결정 블록(1606)으로 진행해 간다. 만일 적당한 응용에 루트될 수 있다면, 흐름은 블록(1608)로 진행해 간다. 만일 그렇지 않다면, 흐름은 V(r)이 증가되는 블록(1610)으로 진행해 가고, Rx 윈도우 맵이 블록(1612)에서 갱신되며, 흐름은 N(r)과 동일해져 포인트 흐름이 결정 블록(1614)로 진행해 갈때까지 이러한 프로세스가 반복되는 결정 블록(1604)로 귀환한다. 결정 블록(1614)에서, 이전에 수신되고 순서에서 벗어난 패킷들이 프로세싱을 위한 적당한 응용에 루트될 수 있는지를 결정하기 위한 체크가 수행된다.
만일 그렇다면, 데이타 패킷은 블록(1616)에서 포워드되고, V(r)은 블록(1618)에서 증가되고, Rx 윈도우 맵이 블록(1620)에서 갱신되며, 흐름은 수신된 패킷들이 모두 포워드될때까지 이러한 프로세스가 반복되는 블록(1614)로 귀환한다.

Claims (12)

  1. 복수의 소스 장치들에 의해 발생되어 순서 에러를 도입하는 채널을 통해 제1단말과 제2단말 사이에서 통신되는 데이타 열 데이타 패킷들의 순차적인 관계를 보존하기 위한 방법에 있어서, 소스 장치 식별 정보 이 기능으로서 데이타 열 내부로부터 데이타 패킷을 식별하는 단계; 식별된 데이타 패킷에 대한 데이타 패킷 순차 정보를 발생시키는 단계; 소스 장치의 식별 기능으로서 데이타 패킷 순차 정보에 대응하는 값들을 메모리에 저장하는 단계; 데이타 패킷, 소스 장치 식별 정보 및 패킷 순차 정보를 제1단말 소스 장치 및 데이타 패킷 순차 정보를 갖는 상기 제2단말로 송신하는 단계; 상기 제2단말에서 상기 제1단말 전송들을 수신하는 단계; 어드레스될때, 제1단말 소스 장치 식별 정보에 의해 제1단말 데이타 패킷 순차 정보를 제2단말 메모리로부터 인출하는 단계; 인출된 데이타 패킷 순차 정보와 수신된 데이타 패킷 순차 정보를 비교하는 단계; 순차 정보 순차 번호들이 비교될때, 다른 프로세싱을 위해 수신된 데이타 패킷을 포워드(forward)하는 단계; 및 순차 정보 번호들이 비교되지 않을때, 순차 정보에 의해 결정된 순서로 수신된 데이타 패킷들의 적어도 약간을 저장하는 단계를 포함하는 것을 특징으로 하는 데이타 열 데이타 패킷들의 순차적인 관계를 보존하기 위한 방법.
  2. 제1항에 있어서, 순차 정보 순차 번호들이 V(r)+(2n-2)로부터 V(r)+(2n-1)까지의 범위 안에서 비교될때, 다른 프로세싱을 위해 수신된 데이타 패킷을 포워드시키는 단계; 순차 정보 순차 번호들이 V(r)+1로부터 V(r)+(2n-2-1)까지의 범위 안에서 비교될때, 수신된 데이타 패킷을 저장하는 단계; 및 순차 정보 순차 번호들이 V(r)+(2n-1) 이상까지 오비교될때(여기서, V(r)은 수신된 데이타 패킷에 대해 예상된 순차 번호를 나타내는 값이고, n은 이 순차 번호 값 V(r)을 인코드하는데 사용되는 비트들의 수) 수신된 데이타 패킷을 폐기하는 단계를 더 포함하는 것을 특징으로 하는 데이타 열 데이타 패킷들의 순차적인 관계를 보존하기 위한 방법.
  3. 다목적 마이크로프로세서와 함께 사용하기 위한 통신 시스템 제어기에 있어서, 상기 통신 시스템 제어기가 복수의 소스 장치들에 의해 발생되어 제1단말과 제2단말 사이에서 통신되는 데이타 열 데이타 패킷들의 순차적인 관계를 보존하기 위해 상기 마이크로프로세서에 의해 실행되는 프로그램이 저장된 컴퓨터 프로그램 저장 매체를 포함하고, 상기 프로그램이 소스 장치 식별 정보의 기능으로서 데이타 열 내부로부터 데이타 패킷을 식별하기 위한 수단; 식별된 데이타 패킷에 대한 데이타 패킷 순차 정보를 발생시키기 위한 수단; 상기 식별 수단 및 상기 발생 수단과 연관된 제1임의 접근 기억 장치; 메모리 어드레스 신호로서 소스 장치 식별 정보를 상기 제1메모리에 공급(feeding) 하기 위한 수단; 소스 장치의 식별 정보의 기능으로서 데이타 패킷 순차 정보에 대응하는 값들을 상기 제1메모리에 저장하기 위한 수단; 상기 제1임의 접근 기억 장치에 접속되어, 데이타 패킷, 소스 장치 식별 정보 및 데이타 패킷 순차 정보를 상기 제2단말로 송신하기 위한 송신기; 제1단말 송신들을 수신하기 위한 수단; 수신 수단에 접속되어, 제1단말 소스 장치 및 데이타 패킷 소스 정보를 갖는 제2임의 접근 기억 장치; 상기 제2메모리에 접속되어, 상기 제2메모리가 수신된 소스 장치 식별 정보에 의해 어드레스될때, 상기 제2메모리부터 제1단말 데이타 패킷 순차 정보를 인출하기 위한 수단, 인출된 데이타 패킷 순차 정보 순차 번호와 수신된 데이타 패킷 순차 정보 순차 번호를 비교하기 위한 수단; 비교예 응답하여, 순차 정보 순차 번호가 비교될때, 다른 프로세싱을 위해 수신된 데이타 패킷을 포워드하고, 순차 정보 순차 번호들이 V(r)+1로부터 V(r) +(2n-2-1)까지의 범위안에서 비교될때, 수신된 데이타 패킷을 저장하고, 순차 정보 순차 번호들이 V(r)+(2n-2-1)로부터 V(r)+(2n-1-1)까지의 범위안에서 비교될때, 다른 프로세싱을 위해 수신된 데이타 패킷을 포워드하며, 순차 정보 순차 번호들이 V(r) +(2n-1)이상까지 오비교될때(여기서, V(r)은 수신된 데이타 패킷에 대해 예상된 순차 번호를 나타내는 값이고, n은 이 순차 번호 값 V(r)을 인코드하는데 사용되는 비트들의 수) 수신된 데이타 패킷을 폐기하기 위한 수단을 포함하는 것을 특징으로 하는 통신 시스템 제어기.
  4. 제3항에 있어서, 상기 프로그램이 상기 복수의 제1단말 소스 장치들을 식별하기 위한 수단; 상기 복수의 소스 장치들 각각으로부터의 데이타 패킷들의 송신 이전에 상기 복수의 소스 장치들 각각에 대한 제1단말 소스 장치 식별 정보들을 각각 상기 제2단말로 송신하기 위한 수단; 메모리 어드레스 신호로서 제1말단 소스 장치 식별 정보를 제2단말 메모리에 공급하기 위한 수단; 메모리 어드레스 신호들의 기능으로서 제1단말 소스 장치 및 패킷 순차 번호 정보의 저장을 위해 제2단말 메모리내에 표들을 맵핑(mapping)하기 위한 수단; 및 초기화된 메모리 표를 어드레스하는 소스 장치 식별 정보를 갖는 제1단말송신의 수신 이전에 제2단말 메모리 맵된 표를 초기화시키기 위한 수단을 더 포함하는 것을 특징으로 하는 통신 시스템 제어기.
  5. 제3항에 있어서, 상기 프로그램이 수신된 송신이 단말에 접속된 모든 소스 장치들과 통신되는 것인지를 결정하기 위한 수단; 및 수신된 정보에 대한 순차 번호 정보를 모든 소스 장치들과 통신되는 송신이 미리 수신되지 않았을때, 시스템에 의해 유지되는 순차 번호 정보와 동기시키기 위한 수단을 더 포함하는 것을 특징으로 하는 통신 시스템 제어기.
  6. 제3항에 있어서, 상기 프로그램이 데이타 패킷 순차를 트랙킹(tracking)하기 위한 수단; 송신 패킷 재조립 헤더(reassembly header)를 구축하기 위한 수단; 송신 패킷을 구축하기 위한 수단; 및 송신을 위해 송신 패킷을 큐(queue)함과 동시에 패킷 타이머를 개시하기 위한 수단을 더 포함하는 것을 특징으로 하는 통신 시스템 제어기.
  7. 제6항에 있어서, 패킷 타이머의 타임 아웃 표시시 송신 윈도우 맵 상태가 가장 오래된 인식되지 않은 송신 패킷을 결정하기 위해 갱신되는 것을 특징으로 하는 통신 시스템 제어기.
  8. 제3항에 있어서, 다른 프로세싱을 위해 수신된 데이타 패킷을 포워드하기 위한 수단이 다른 핸들링(handling)을 위해 적당한 응용으로 데이타 패킷을 포워드하기 위한 수단; 상기 데이타 패킷의 수신을 나타내기 위해 수신 윈도우 비트 맵 상태를 갱신하기 위한 수단; 및 이전에 수신되고 순서에서 벗어난 임의의 패킷들이 적당한 응용으로 포워드 되는지를 결정하기 위한 수단을 더 포함하는 것을 특징으로 하는 통신 시스템 제어기.
  9. 제3항에 있어서, 순차 정보 순차 번호들이 V(r)+1로부터 V(r)+(2n-2-1)까지의 범위안에서 비교될때, 수신될 데이타 패킷들을 저장하기 위한 수단이 데이타 패킷 순차 정보에 의해 결정된 순서로 메모리에 수신된 데이타 패킷을 저장하기 위한 수단; 상기 데이타 패킷의 수신을 나타내기 위해 수신 윈도우 비트 맵 상태를 갱신하기 위한 수단; 및 순차 번호 타이머를 개시하기 위한 수단을 더 포함하는 것을 특징으로 하는 통신 시스템 제어기.
  10. 제9항에 있어서, 순차 번호의 타임 아웃 표시시 상기 저장된 데이타 패킷이 적당한 응용으로 포워드되는 것을 특징으로 하는 통신 시스템 제어기.
  11. 제3항에 있어서, 상기 데이타 패킷 순차 정보가 소스 장치 식별 정보; 소스 장치와 연관된 다음의 송신 패킷에 할당된 송신 순차 번호; 소스 장치와 연관된 가장 오래된 인식되지 않은 송신 패킷에 할당된 순차 번호 값; 인식된 순서에서 벗어난 패킷들을 관리하기 위한 송신 윈도우 비트 맵; 메모리에 저장되고, 다음에 수신될 것으로 예상되는 패킷에 대한 순차 번호를 나타내는 수신 순차 번호; 및 순서에서 벗어나게 수신된 패킷들을 관리하기 위한 수신 윈도우 비트 맵을 포함하는 것을 특징으로 하는 통신 시스템 제어기.
  12. 복수의 소스 장치들에 의해 발생되어 제1단말과 제2단말 사이에서 통신되는 데이타 열 데이타 패킷들의 순차적인 관계를 보존하기 위한 RF 통신 시스템에 있어서, 상기 통신 시스템이 상기 제1단말 및 상기 제2단말을 포함하고; 상기 제1단말은 상기 복수의 소스 장치들을 식별하고, 소스 및 식별된 데이타 패킷들에 대한 발생 데이타 패킷 순차 번호의 기능으로서 데이타 열 내부로부터 데이타 패킷을 식별하기 위한 마이크로프로세서; 상기 마이크로프로세서에 접속되어, 소스 장치 식별의 기능으로서 데이타 패킷 순차 번호에 대응하는 값들의 표를 저장하기 위한 임의 접근 기억 장치; 및 상기 마이크로프로세서에 의해 제어되고 임의 접근 기억 장치에 접속되어, 데이타 패킷, 소스 장치 동일성 및 순차 번호들을 제1단말 소스 장치 및 데이타 패킷 순차 번호 정보를 갖는 상기 제2단말로 송신하기 위한 송신기를 포함하고, 상기 제2단말은 제1단말 송신들을 수신하기 위한 수신기; 상기 수신기에 접속되어, 제1단말 데이타 패킷 순차 번호 정보에 대응하는 값들의 표를 저장하기 위한 임의 접근 기억 장치; 및 상기 수신기 및 임의 접근 기억 장치에 접속되어, 상기 메모리가 소스 장치 식별 정보에 의해 어드레스될때, 상기 임의 접근 기억 장치로부터 제1단말 데이타 패킷 순차 정보를 인출하고, 인출된 데이타 패킷 순차 번호와 수신된 데이타 패킷 순차 번호를 비교하고, 순차 정보 순차 번호가 비교될때, 다른 프로세싱을 위한 응용으로 수신된 데이타 패킷을 포워드하고, 순차 정보 순차 번호들이 V(r)+1로부터 V(r)+(2n-2-1)까지의 범위안에서 비교될때, 수신된 데이타 패킷을 저장하고, 순차 정보 순차 번호들이 V(r)+(2n-2)로부터 V(r)+ (2n-1-1)까지의 범위안에서 비교될때, 다른 프로세싱을 위한 응용으로 수신된 데이타 패킷을 포워드하며, 순차 정보 순차 번호들이 V(r)+(2n-1)이상까지 오비교될때(여기서, V(r)은 수신된 데이타 패킷에 대해 예상된 순차 번호를 나타내는 값이고, n은 이 순차 번호 값 V(r)을 인코드하는데 사용되는 비트들의 수) 수신된 데이타 패킷을 폐기하는 마이크로프로세서를 포함하는 것을 특징으로 하는 RF 통신 시스템.
KR1019940702390A 1992-11-12 1993-10-26 패킷 송신 시스템에서 패킷 순차를 보존하기 위한 방법 및 장치 Expired - Lifetime KR970008307B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/975,360 1992-11-12
US07/975,360 US5337313A (en) 1992-11-12 1992-11-12 Method and apparatus for preserving packet squencing in a packet transmission system
PCT/US1993/010264 WO1994011974A1 (en) 1992-11-12 1993-10-26 Method and apparatus for preserving packet sequencing in a packet transmission system

Publications (1)

Publication Number Publication Date
KR970008307B1 true KR970008307B1 (ko) 1997-05-22

Family

ID=25522945

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019940702390A Granted KR940704097A (ko) 1992-11-12 1993-10-26 패킷 송신 시스템에서 패킷 순차를 보존하기 위한 방법 및 장치(method and apparatus for preserving packet sequencing in a packet transmission system)
KR1019940702390A Expired - Lifetime KR970008307B1 (ko) 1992-11-12 1993-10-26 패킷 송신 시스템에서 패킷 순차를 보존하기 위한 방법 및 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1019940702390A Granted KR940704097A (ko) 1992-11-12 1993-10-26 패킷 송신 시스템에서 패킷 순차를 보존하기 위한 방법 및 장치(method and apparatus for preserving packet sequencing in a packet transmission system)

Country Status (10)

Country Link
US (1) US5337313A (ko)
EP (1) EP0637416B1 (ko)
JP (2) JPH06511615A (ko)
KR (2) KR940704097A (ko)
BR (1) BR9305727A (ko)
DE (1) DE69331318T2 (ko)
ES (1) ES2169728T3 (ko)
MX (1) MX9307097A (ko)
TW (1) TW225622B (ko)
WO (1) WO1994011974A1 (ko)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE515419C2 (sv) * 1993-06-15 2001-07-30 Ericsson Telefon Ab L M Förfarande och anordning för resekvensiering
US5555266A (en) * 1993-10-04 1996-09-10 Motorola, Inc. Method for reducing transmission delays in a packet transmission system
CN1122539A (zh) * 1994-09-06 1996-05-15 摩托罗拉公司 重建和传送分段消息的方法
JPH08138316A (ja) * 1994-11-07 1996-05-31 Toshiba Corp 記録再生装置
US5590122A (en) * 1994-12-22 1996-12-31 Emc Corporation Method and apparatus for reordering frames
GB2301752B (en) * 1995-06-02 2000-03-29 Dsc Communications Control message transmission in telecommunications systems
US5754754A (en) * 1995-07-26 1998-05-19 International Business Machines Corporation Transmission order based selective repeat data transmission error recovery system and method
US5832492A (en) * 1995-09-05 1998-11-03 Compaq Computer Corporation Method of scheduling interrupts to the linked lists of transfer descriptors scheduled at intervals on a serial bus
JPH0974419A (ja) * 1995-09-06 1997-03-18 Fujitsu Ltd 複数データユニットを用いてメッセージを伝送する通信システムにおける同時発生メッセージ制御方式
US5758065A (en) * 1995-11-30 1998-05-26 Ncr Corporation System and method of establishing error precedence in a computer system
FI955814A7 (fi) * 1995-12-01 1997-06-02 Nokia Telecommunications Oy Solujen osoitus ATM-järjestelmän soluvirrassa
US5740173A (en) * 1996-02-28 1998-04-14 Telefonaktiebolaget Lm Ericsson Asynchronous transfer mode (ATM) cell arrival monitoring system
US6011796A (en) * 1997-06-17 2000-01-04 Qualcomm Incorporated Extended range sequence numbering for selective repeat data transmission protocol
US6314101B1 (en) * 1997-06-17 2001-11-06 Qualcomm Incorporated Method for detecting delayed data frames in a transport function
US6408003B1 (en) * 1997-06-17 2002-06-18 Qualcomm Incorporated Method and apparatus for resolving ambiguity in reception of multiple retransmitted frames
US6134237A (en) * 1997-09-30 2000-10-17 Motorola, Inc. Method and apparatus for tracking data packets in a packet data communication system
US7593408B2 (en) * 1998-05-20 2009-09-22 Qualcomm Incorporated Method and apparatus for resolving ambiguity in reception of multiple retransmitted frames
US6590885B1 (en) 1998-07-10 2003-07-08 Malibu Networks, Inc. IP-flow characterization in a wireless point to multi-point (PTMP) transmission system
US6640248B1 (en) 1998-07-10 2003-10-28 Malibu Networks, Inc. Application-aware, quality of service (QoS) sensitive, media access control (MAC) layer
US6862622B2 (en) * 1998-07-10 2005-03-01 Van Drebbel Mariner Llc Transmission control protocol/internet protocol (TCP/IP) packet-centric wireless point to multi-point (PTMP) transmission system architecture
US6628629B1 (en) 1998-07-10 2003-09-30 Malibu Networks Reservation based prioritization method for wireless transmission of latency and jitter sensitive IP-flows in a wireless point to multi-point transmission system
US6680922B1 (en) 1998-07-10 2004-01-20 Malibu Networks, Inc. Method for the recognition and operation of virtual private networks (VPNs) over a wireless point to multi-point (PtMP) transmission system
US6452915B1 (en) * 1998-07-10 2002-09-17 Malibu Networks, Inc. IP-flow classification in a wireless point to multi-point (PTMP) transmission system
US6594246B1 (en) 1998-07-10 2003-07-15 Malibu Networks, Inc. IP-flow identification in a wireless point to multi-point transmission system
US6272563B1 (en) * 1998-11-03 2001-08-07 Intel Corporation Method and apparatus for communicating routing and attribute information for a transaction between hubs in a computer system
US6453357B1 (en) * 1999-01-07 2002-09-17 Cisco Technology, Inc. Method and system for processing fragments and their out-of-order delivery during address translation
US6233252B1 (en) * 1999-02-16 2001-05-15 Cyberstar, L.P. Transfer of very large digital data files via a fragmentation and reassembly methodology
US6507582B1 (en) * 1999-05-27 2003-01-14 Qualcomm Incorporated Radio link protocol enhancements for dynamic capacity wireless data channels
US6208620B1 (en) * 1999-08-02 2001-03-27 Nortel Networks Corporation TCP-aware agent sublayer (TAS) for robust TCP over wireless
US7043022B1 (en) * 1999-11-22 2006-05-09 Motorola, Inc. Packet order determining method and apparatus
JP2001189755A (ja) * 1999-12-28 2001-07-10 Toshiba Corp パケット通信装置、パケット通信方法および記憶媒体
JP2001285322A (ja) * 2000-03-28 2001-10-12 Fujitsu Ltd Ｌａｎ間通信装置及びこれを用いるｌａｎ間通信ネットワーク
US6738379B1 (en) * 2000-03-30 2004-05-18 Telefonaktiebolaget Lm Ericsson (Publ) Method of preserving data packet sequencing
US6895011B1 (en) 2000-08-15 2005-05-17 Lucent Technologies Inc. Method and apparatus for re-sequencing data packets
US6754197B1 (en) * 2000-09-15 2004-06-22 Atheros, Inc. Method and system for transmit data blocking in a wireless communications network
US7437654B2 (en) * 2000-11-29 2008-10-14 Lucent Technologies Inc. Sub-packet adaptation in a wireless communication system
GB2369746A (en) * 2000-11-30 2002-06-05 Ridgeway Systems & Software Lt Communications system with network address translation
US6853641B2 (en) * 2000-12-20 2005-02-08 Nortel Networks Limited Method of protecting traffic in a mesh network
JP4184631B2 (ja) * 2001-06-28 2008-11-19 株式会社沖データ 印刷制御方法及び上位・印刷装置
US20030002676A1 (en) * 2001-06-29 2003-01-02 Stachura Thomas L. Method and apparatus to secure network communications
EP1421758A1 (en) * 2001-08-02 2004-05-26 Sun Microsystems, Inc. Filtering redundant packets in computer network equipments
WO2003021447A1 (en) * 2001-08-31 2003-03-13 Adaptec, Inc. Methods and apparatus for partially reordering data packets
US6754602B1 (en) * 2001-09-07 2004-06-22 International Valvue Company Wireless emergency lighting system
US7245615B1 (en) * 2001-10-30 2007-07-17 Cisco Technology, Inc. Multi-link protocol reassembly assist in a parallel 1-D systolic array system
US7266130B2 (en) * 2001-12-28 2007-09-04 Samsung Electronics Co., Ltd. Apparatus and method for multiplexing multiple end-to-end transmission links in a communication system
US7370111B2 (en) * 2002-03-27 2008-05-06 Intel Corporation System, protocol and related methods for providing secure manageability
US7103006B2 (en) * 2002-05-01 2006-09-05 International Business Machines Corporation Method, system, and article of manufacture for data transmission
US7051245B2 (en) * 2002-11-30 2006-05-23 International Business Machines Corporation System and method for handling out-of-order data supplied by a real-time feed
US7477644B2 (en) * 2003-07-30 2009-01-13 International Business Machines Corporation Method and system of efficient packet reordering
EP1683282B1 (en) * 2003-11-10 2010-12-29 LG Electronics, Inc. Updating next-expected tsn and receiver window to avoid stall conditions
US8009586B2 (en) * 2004-06-29 2011-08-30 Damaka, Inc. System and method for data transfer in a peer-to peer hybrid communication network
JP4972932B2 (ja) * 2005-12-26 2012-07-11 富士通株式会社 メモリアクセス装置
US7986697B2 (en) * 2006-06-13 2011-07-26 Freescale Semiconductor, Inc. Method for processing information fragments and a device having information fragment processing capabilities
US8208489B2 (en) * 2006-12-05 2012-06-26 Electronics And Telecommunications Research Institute Method for reporting downstream packet resequencing status in cable modem
CN101584144B (zh) * 2007-01-16 2013-02-06 皇家飞利浦电子股份有限公司 用于有效传输多媒体和数据的系统和方法
RU2009137485A (ru) * 2007-03-23 2011-04-27 НТТ ДоСоМо, Инк. (JP) Способ передачи запроса повторной передачи и приемное устройство
TWI374401B (en) 2007-07-09 2012-10-11 Pixart Imaging Inc Detection method for displacements with sub-pixel accuracy and apparatus using the same
US7843919B2 (en) * 2008-03-20 2010-11-30 International Business Machines Corporation Ethernet virtualization using a network packet alteration
JP5024151B2 (ja) * 2008-03-27 2012-09-12 富士ゼロックス株式会社 通信装置、プログラムおよび画像形成装置
KR101003102B1 (ko) * 2008-09-24 2010-12-21 한국전자통신연구원 멀티 프로세싱 유닛에 대한 메모리 매핑방법, 및 장치
US8385338B2 (en) * 2009-04-24 2013-02-26 Futurewei Technologies, Inc. Implementation to avoid the acknowledgement-implosion in a multicast group
US9264675B2 (en) * 2010-04-14 2016-02-16 Hughes Network Systems, Llc System and method for multi-carrier multiplexing
US8527779B1 (en) * 2010-09-01 2013-09-03 Open Invention Network, Llc Method and apparatus of performing distributed steganography of a data message
US10637786B2 (en) * 2017-12-07 2020-04-28 California Eastern Laboratories, Inc. Network traffic and processor activity management apparatuses, systems, and methods
US10637677B2 (en) * 2017-12-07 2020-04-28 California Eastern Laboratories, Inc. Broadcast transmission control apparatuses, systems, and methods

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4251885A (en) * 1979-03-09 1981-02-17 International Business Machines Corporation Checking programmed controller operation
JPH0286245A (ja) * 1988-09-21 1990-03-27 Hitachi Ltd データリンクレイヤ処理方式
US4999834A (en) * 1989-03-20 1991-03-12 International Business Machines Corporation Communication method and apparatus
US5086428A (en) * 1989-06-09 1992-02-04 Digital Equipment Corporation Reliable broadcast of information in a wide area network
DE4008080A1 (de) * 1990-03-14 1991-09-19 Standard Elektrik Lorenz Ag Atm-vermittlungsstelle

Also Published As

Publication number Publication date
EP0637416A4 (en) 1995-04-26
ES2169728T3 (es) 2002-07-16
MX9307097A (es) 1994-05-31
EP0637416B1 (en) 2001-12-12
DE69331318D1 (de) 2002-01-24
DE69331318T2 (de) 2002-08-08
EP0637416A1 (en) 1995-02-08
US5337313A (en) 1994-08-09
JP2737399B2 (ja) 1998-04-08
WO1994011974A1 (en) 1994-05-26
BR9305727A (pt) 1997-11-18
JPH06511615A (ja) 1994-12-22
KR940704097A (ko) 1994-12-12
TW225622B (ko) 1994-06-21

Similar Documents

Publication Publication Date Title
KR970008307B1 (ko) 패킷 송신 시스템에서 패킷 순차를 보존하기 위한 방법 및 장치
US5396490A (en) Packet reassembly method and apparatus
EP0667074B1 (en) Packet delivery system
EP0308449B1 (en) Transfer of messages in a multiplexed system
US4707827A (en) Bridging techniques for local area networks
US4413337A (en) Time division switching system for circuit mode and packet mode lines
EP0395428B1 (en) Communication protocol for statistical data multiplexers arranged in a wide area network
EP0239567A1 (en) Bandwidth efficient multipoint date communication system
WO1999066662A1 (en) Method and system for connectionless communication in a cell relay satellite network
US6101192A (en) Network router with partitioned memory for optimized data storage and retrieval
US5818823A (en) Slot assign system with each peripheral station pre-assigned
US5321696A (en) Broadcasting of packets in an RF system
US6597669B1 (en) Queue segmentation and addressing method and apparatus for a cell switch in a processing communications satellite
US5341375A (en) Transmission of broadcast packets in an RF system
EP1042928B1 (en) Information transmission system
CA1339038C (en) Link utilization control mechanism for demand assignment satellite communications network
JP2643229B2 (ja) 通信方式
JPH04342336A (ja) 星型通信網における通信中継装置
JP2001045054A (ja) 一括応答方式を用いたデータ転送システム
JPH10242980A (ja) Ａｔｍ伝送装置
JPH0750687A (ja) パケット同報方式

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 19940711

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19940711

Comment text: Request for Examination of Application

PG1501 Laying open of application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19970430

PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19970819

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19971016

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19971016

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 20000412

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20011012

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20021010

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20031009

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20040930

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20050930

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20060929

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20071001

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20080930

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20090930

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20100930

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20110929

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20120927

Start annual number: 16

End annual number: 16

PR1001 Payment of annual fee

Payment date: 20130927

Start annual number: 17

End annual number: 17

PC1801 Expiration of term