KR970000794B1

KR970000794B1 - 시분할 다중 액세스 통신 시스템에서의 캐리어 주파수 오프셋 보상 방법 및 장치

Info

Publication number: KR970000794B1
Application number: KR1019930703636A
Authority: KR
Inventors: 링 푸윤; 피. 라베즈 제랄드
Original assignee: 모토로라 인코포레이티드; 죤 에이취. 무어
Priority date: 1991-05-31
Filing date: 1992-04-29
Publication date: 1997-01-20
Anticipated expiration: 2012-04-29
Also published as: US5245611A; MY131088A; CN1030419C; DE69226697T2; DE69226697D1; EP0587641A1; CA2102495A1; EP0587641A4; MX9202576A; EP0587641B1; AU1890992A; AU651897B2; NZ242957A; WO1992022155A1; BR9206060A; CN1067539A; JPH06508244A; CA2102495C

Abstract

내용 없음.

Description

[발명의 명칭]

시분할 다중 액세스 통신 시스템에서의 캐리어 주파수 오프셋 보상 방법 및 장치

[도면의 간단한 설명]

제1도는 구형(quadrature-type) 디지탈 전송 및 수신을 사용하는 데이타 전송 시스템의 블럭도이다.

제2도는 본 발명에 따른 버스트 전송의 데이타 구조를 도시한 도면이다.

제3도는 제2도의 버스트 전송을 수신하며 캐리어 주파수 오프셋을 보상하기 위해 본 발명을 사용하는 TDMA 수신기의 블럭도이다.

제4도는 본 발명에 따른 대체 캐리어 주파수 오프셋 보상 실시예를 사용하는 제3도 TDMA 수신기의 블럭도이다.

제5도는 본 발명에 따른 다른 캐리어 주파수 오프셋 보상 실시예를 사용하는 TDMA 수신기의 블럭도이다.

[발명의 상세한 설명]

[발명의 분야]

본 발명은 일반적으로 무선 수신기, 특히 디지탈 무선 수신기에 관한 것이다. 특별히, 본 발명은 적응성(adaptive) 시분할 다중 액세스(TDMA) 무선 수신기 시스템에서 캐리어 주파수 오프셋 보상을 제공하는 방법 및 장치에 관한 것이다.

[발명의 배경]

높은 데이타율의 TDMA 이동식 무선 통신 시스템에 있어서, 전형적인 전송 채널은 레일리 페이딩(Rayleigh fading)에 부가하여 다중경로 간섭을 경험한다. 따라서, 이동식 또는 휴대형 TDMA 시스템용 무선 수신기는 각기 전송된 신호에 대해 임의의 크기, 위상 및 시간 지연을 갖는 전송된 신호의 다중 복재의 수신을 수용해야만 한다.

보정 수단 없이, 다중 경로 및 레일리 페이딩에 의해 초래되는 부호간 간섭 (ISI)은 상기 수신기의 성능을 심하게 저하시킬 것이다.

채널-유도 왜곡을 보정하는 프로세스는 이퀄리제이션(equalization)으로 불린다. 예컨대, 선형 이퀄라이저, 결정 재입력 이퀄라이저(DFE), 및 최대-가능 시퀀스 추정(MLSE) 이퀄라이저와 같은 여러 형태의 이퀄라이저가 상기 이퀄리제이션에 사용될 수 있다.

이하의 내용은 MLSE 형태의 이퀄리제이션을 사용하는 수신기에 대해 집중적으로 기술할 것이다.

1972년 최대-가능 시퀀스 추정(MLSE) 함수가 데이타 전송 시스템 이퀄리제이션에 적용될 수 있다는 사실이 Dr. G.D. Forney, Jr.에 의해 이론화되었으며, 정보 이론에 관한 IEEE 회보, Vol, 18, No. 3, 1972년 5월호, pp363-377에 G.D. Foney, Jr가 기술한 부호간 간섭 존재시 디지탈 시퀀스의 최대-가능 시퀀스 추정을 참고하기 바란다.

MLSE는 목적 함수를 최대화 또는 최소화하는 것을 포함하는 시퀀스 추정 기법이다.

MLSE를 사용하여 목적 함수를 추정하는 초기 시도는 실제로 사용하기에는 너무 복잡한 것으로 판명되었다. 그러므로, Dr, Forney는 상기 문제점을 명확하게 재기술하여 상기 함수의 계산을 돕기 위해 비터비 알고리즘을 사용하였다. 상기 비터비 알고리즘이 MLSE를 실현하는데 요구되는 계산의 수를 크게 감소시킨다는 사실이 인지될 것이다. 비터비 알고리즘과 MLSE 이퀄리제이션의 보다 상세한 재고를 위해, IEEE 회보, Vol 61, No. 2, 1973년 3월호, pp 268-278에 G.D. Forney Jr.가 기술한 비터비 알고리즘이 참조된다.

상기 Forney MLSE 이퀄라이저를 개량한 수신기 구조가 통신에 관한 IEEE 회보, Vol. COM-22, pp 624-636, 1974년 5월호에 Dr, G. Ungerboeck에 의해 캐리어-변조 데이타-전송 시스템용 적응성 최대-가능 수신기라는 제목으로 기술된다. 보다 최근에, 다른 MLSE 수신기가 통신에 있어서의 선택된 분야에 관한 IEEE 저널, Vol. 7, No. 1, 1989년 1월호에 R. D'avella등에 의해 TDMA 디지탈 이동식 라디오용 적응성 MLSE 수신기라는 제목으로 기술되었다. 상기 D'avella 시스템에 있어서, 무선 채널 특성(이후 채널 임펄스 응답(CIR)으로 지칭됨)의 일부인 도플러 유도 주파수 시프트, 또는 송신기와 수신기의 국부 발진기 사이의 주파수 차이에 의해 초래되는 캐리어 주파수 오프셋이 버스트-바이-버스트(burst-by-burst)에 기초하여 각기 수신된 TDMA 신호 안에서 왜곡을 일으킨다고 가정하자. 결국, D'avella의 시스템은 위와 같은 왜곡을 추적 및 제거하도록 디자인된다. 가간섭성(coherent) 결정-유도 검출 기법을 사용하여, D'avella의 MLSE 수신기는 각기 수신된 버스트에 대한 상기 CIR의 새로운 추정을 끌어낸다. 다음, 정합 필터 탭 이득이 추정된 CIR 샘플의 공액 복소수로 계산된다. 그후, 그레디어트 알고리즘이 G. Ungerboeck에 의한 앞서 인용된 논문에 기술된 바와같은 정합 필터의 탭 이득을 조절하므로써 평균-제곱 에러를 최소화시키도록 사용된다.

유감스럽게도, 시퀀스 추정 지연은 D'avella 시스템에 의해 보상될 수 있는 허용 가능 캐리어 주파수 오프셋 범위를 제한한다.

또다른 MLSE 형태의 수신기가 1990년 6월 26일에서 28일까지 노르웨이 오슬로에서 열린 디지탈 이동식 무선 통신에 관한 제4회 북유럽 회의의 회의록에 Kazuhiro Okanoue 등에 의해 TDMA 디지탈 이동식 라디오용 캐리어 주파수 추정기를 가진 MLSE 수신기라는 제목으로 1990년 6월 기술되었다. 이 MLSE 수신기는 복조 원리를 채택하므로써, 캐리어 주파수 오프셋 추정이, 임의의 데이타 신호 추정이 이루어지기 전에 정합 필터 출력의 함수로써 실행된다. 따라서, Kazuhiro Okanoue등은 비-결정-유도 캐리어 주파수 추정기법을 제안한다. 비-결정-유도 검출 기법은 전형적으로 속도로 인해 성능을 저하시킨다는 것이 본 기술에 숙련된 사람들에 의해 인지될 것이다. 그러므로, TDMA 통신 시스템에서 캐리어 주파수 오프셋 보상을 제공하는 반면 종래 기술의 단점을 극복할 수 있는 대체 MLSE 수신기 장치를 제공하는 것이 매우 유리해질 것이다.

[발명의 요약]

간단히 말해 본 발명의 TDMA 통신 시스템에서 캐리어 주파수 오프셋 보상을 제공하는 방법 및 장치이다. 이것을 목적으로, TDMA 수신기는 한 전송 채널을 통해, TDMA 타임 슬롯 안에 동기화 신호 부분과, 최소한 하나의 공지된 부분 및 메시지 신호 부분을 포함하는 전송된 신호를 수신하도록 적응된다. 초기에, 상기 전송된 신호의 공지된 부분에 상당하는 수신된 신호 부분에서의 위상 에러가 결정된다. 그후, 여러 수신된 신호 파라미터가 상기 위상 에러를 제거하고 그에 따라 임의의 캐리어 주파수 오프셋을 보상하도록 조절된다.

본 발명의 주요 장점은 메시지 신호 시퀀스 추정에 앞서 오프셋 보상이 제공된다는 것이다.

본 발명의 다른 장점은 본 발명을 사용하는 시스템의 안전성 뿐만 아니라 정확성을 개선하기 위해 여러개의 위상 에러 추정(several phase error estimates)이 함께 균분된다는 것이다.

[양호한 실시예의 상세한 설명]

송신기(103)로부터 수신기(105 내지 117)로 데이타 신호를 전달하는 무선 주파수 시스템(100)이 제1도에 도시된다. 양호한 실시예에 있어서, 예컨대 최소 시프트 키잉(MSK), 위상 시프트 키잉(PSK), 구형 위상 시프트 키잉(QPSK), 오프셋 구형 위상 시프트 키잉(OQPSK), 및 다중 위상 시프트 키잉(MPSK)과 같은 기타 다른 구형 시그날링이 사용될 수 있을지라도, 채널의 처리량을 증가시키기 위해 가우시안 최소 시프트 키잉(GMSK)이 사용된다. 또한, 대다수의 유전에게 제한된 채널 자원을 분배하는 널리 공지된 시분할 다중 액세스(TDMA) 기법이 또한 사용된다. 결국, 각각의 유져에게 다른 유져에 의해 메시지가 전송 또는 수신되는 짧은 시간 주기(타임 슬롯)가 할당된다.

동작중, 상기 수신기(105 내지 117)는 TDMA 송신기(103)로부터 타임 슬롯안에 버스트 통신 신호 X(t)를 수신하는데, 이 신호는 안테나(104)상에서 수신되어 신호 Y(t)로써 직각 복조기(105)에 인가된다. 상기 직각 복조기(105)는 각가 복소 복조 신호 Z(t)의 실수부와 허수부인 두개의 하향 주파수 변환(down converted) 신호 i(t) 및 q(t)를 제공한다. Z(t)의 진폭은

(1)

이고, Z(t)의 위상은

(2)

이다. 상기 신호 i(t) 및 q(t)는 통상적인 아날로그-디지탈 변환기(107 및 109)에 인가되며, 이들 변환기는 상기 신호들의 디지탈화된 샘플을 신호 처리기(115)와 데이타 신호 회수 회로(117)로 이루어진 이퀄라이저 회로(111)에 제공하기 위해 상기 신호들을 디지탈화한다. i(t) 및 q(t)의 디지탈화된 샘플은 각각 I(n) 및 Q(n)으로 표시되며, 이때 n은 디지탈화된 샘플의 지수이다.

제1도에서 h(t)로 표시된 무선 채널 임펄스 응답(CIR)이 송신기(103)와 수신기(105 내지 117) 사이의 상대 운동으로부터 초래되는 도플러 주파수 변화를 일으키기 쉽다는 것이 본 기술에 숙련된 사람들에 의해 인지될 것이다. 이들 도플러 효과는 전송된 신호의 캐리어 주파수를 변화시킬 것이다. 이 주파수 변화는, 캐리어 주파수 오프셋으로 공지된 것으로써, 복조된 신호 Z(t)에 대해 시변 위상 에러를 발생시킨다. 또다른 시변 위상 에러가, 송신기의 캐리어-발생 발진기가 수신기의 캐리어-발생 발진기와 서로 다른 주파수에서 동작할 때 발생될 수도 있다. 전체 에러는 전송된 신호 X(t)와 복조된 신호 Z(t) 사이의 시변 위상 에러 또는 주파수 에러로써 표현될 수도 있다. 본 발명은 이 위상 에러를 결정하여 그에 따른 보상을 제공하는 것에 관한 것이다.

대부분의 무선 통신 시스템, 예를 들면 GSM 문서 번호 GSM 05.01 무선 경로상의 물리 층 : 일반 기술과 GSM 05.02 무선 경로상의 멀티플렉싱 및 다중 액세스에 정의된 유럽에서 사용하는 디지탈 무선전화 통신 시스템에서, 전송된 버스트에서의 데이타 구조가 잘 정의된다. 제2도는 버스트 전송(200)의 데이타 구조를 도시한다.

각각의 전송은 270.833kilobits/second의 비율로 전송된 148비트로 구성된다. 이들 비트중 114 비트(210)는 실제 데이타 전송에 사용될 수 있으며, 나머지는 버스트의 수신 및 검출을 위해 사용된다. 동기화 신호 패턴 또는 싱크 워드(230)로 지칭되는 버스트 중간의 트레이닝 시퀀스는 무선 채널 임펄스 응답(CIR)을 추정하고 수신기의 동작을 동기화하기 위해 상기 수신기(105 내지 117)에 의해 사용된다. 상기 버스트의 각 단부에서의 세개의 단부 또는 테일 비트(205 및 215)는 버스트의 시작 및 끝 또는 그중 하나의 한계를 정하며 상기 신호(200)의 데이타 메시지 부분을 이퀄라이즈시키는데 사용될 깃이다.

끝으로, 상기 싱크 워드(230)의 바로 전후의 두개의 스틸링 플래그(240)는 원래 트래픽 채널에 할당된 버스트가 시그날링을 목적으로 도난당했는지를 나타낸다.

양호한 실시예에 따라, 본 발명은 캐리어 주파수 오프셋 보상이 이루어질 수 있는 기준으로써 전송된 버스트(200)의 테일 비트 부분(205 및 215)을 사용한다. 각각의 테일 비트는 버스트 사이에서 일정하게 유지되는 공지된 정보를 포함한다. 그러므로, 상기 공지된 테일 비트에 일치하는 수신된 버스트 부분에서 캐리어 주파수 오프셋에 의해 유도된 위상 에러 량을 결정하는 것이 가능하다. 그후, 버스트-바이-버스트에 의거하여, 상기 위상 에러를 해결하고 그에 따라 상기 캐리어 주파수 오프셋을 보상하기 위해 상기 수신된 신호에 대한 조절이 이루어진다.

제3도는 예컨대, GMSK 변조 데이타와 같은 구형 변조계를 회수하는데 사용될 수 있는 수신기의 블럭도이다. 이 수신기는 또한 캐리어 주파수 오프셋을 보상하기 위해 본 발명을 사용한다. 요컨대, 본 발명은 TDMA 메시지 전송을 사용하는 디지탈 무선 통신 시스템에 적용되며, 이때 CIR의 변화율은 타임 슬롯 듀레이션보다 느리다.

양호한 실시예에 따라, A/D 변환기(107 및 109)로부터 디지탈화된 샘플 I(n) 및 Q(n)이 각각 I 및 Q 버퍼(317 및 319)에 저장된다. 그후, 디지탈화된 샘플이 복소 상관 회로(313)에 인가된다.

이 회로에서, 기술적으로 널리 공지된 복소 상관이 샘플 I(n) 및 Q(n) 사이에서 실행되고 동기화 신호 패턴의 복소 복제가 메모리 디바이스(321) (싱크 메모리)에 저장된다.

두개의 복소수 사이의 복소 상관은,

(3)

으로 정의된다 이 공식은 샘플링된 입력 I(n) 및 Q(n)을 사용하여 샘플링된 형태로 다음과 같이 기술될 수도 있다.

(4)

(5)

이때, r(n) 및 i(n)은 저장된 복소수의 샘플링된 실수부 및 허수부이고, m은 상기 입력 신호와 상기 저장된 복소수 사이의 상대 샘플 시프트이며, n은 샘플 지수이다. 이 상관의 계산이 진폭 및 위상 정보를 가진 복소 결과를 제공하고 채널의 안정성(sounding)을 나타낸다는 사실이 인지될 것이다. 이 상관은 각 버스트 신호의 수신시 계산되며 채널 임펄스 응답의 추정 및 동기화를 제공하는데 사용될 것이다.

동기화를 이루기 위해, 상기 상관의 크기는

(6)

에 따라 계산되며, 동기화 회로(323)로 전달되고, 이 동기화 회로는 각기 수신된 버스트 안에 동기화 신호 패턴의 위치를 정한다.

데이타 심볼당 단일 샘플이 검출을 실행하기에 충분함 반면, 각각의 싱크 워드 심볼은 여러개의 I(n) 및 Q(n) 샘플로 이루어져 있다.

그러므로 싱크 워드 심볼당 최상의 샘플을 선택하는 것이 바람직하다.

양호한 실시예에 따라, 이것은 피크 크기에 대한 Φ을 조사하므로써 이루어진다. 심볼당 단지 하나의 비제로(non-zero) 값만이 메모리에 저장되기 때문에, 상기 하나의 비제로 값과 일치하는 I(n) 및 Q(n) 샘플은 다른 프로세싱을 위한 샘플 세트에 대한 기준을 형성한다. 사용될 샘플은 동기화된 샘플 기준으로부터 하나의 심볼간격에서 선택되고 상기 시퀀스 I(n) 및 Q(H)의 서브 세트인 시퀀스 I'(n) 및 Q'(n)을 형성한다.

상기 동기화 신호 패턴의 위치 지정시, 상기 CIR의 추정이 CIR 추정기(325)에 의해 이루어진다. CIK 추정은 위에서 인용된 Ungerboeck의 방법에 따라 실행된다.

제3도에 도시된 실시예에 있어서, 최대 가능 시퀀스 추정 (MLSE) 이퀄라이저가 데이타 신호 회수를 위해 사용된다. 상기 제안된 MLSE 이퀄라이저는 정합 필터(327)와, 비터비 처리기 (328) 및 비트 맵퍼 (329)로 이루어진다. 동작시, I 및 Q 채널 데이타 신호는 동기화 회로(323) 및 위상 보정기 (337)를 경유하여 각각 버퍼(317 및 319)로부터 정합 필터(327)로 루팅된다. 상기 정합 필터(327)는 전술된 Ungerboeck 참조문에 기술된 바와 같이 비터비 프로세서(328)에 연결된다. 상기 정합 필터(327)의 출력은 더이상 처리되기 전에, 복소수-실수 변환 프로세스에 의해 복소수로부터 실수로 변환되어야만 한다. 양호한 실시예에서는 GMSK 변조가 사용된다. 데이타 심볼의 이 입력 스트림은 맨처음 앞서 언급된 GSM 문서 05.02에 기술된 바와같이 차별적으로 인코딩된다. 실수로의 변환은, 기술적으로 널리 공지된 바와같이, 정합 필터 출력으로부터 실수 및 허수 샘플을 번갈아 취하는(심볼당 하나) 변환 프로세스(도시않됨)에 의해 쉽게 이루어진다.

그후, 통상적인 것처럼, 상기 비터비 처리기(328)는 데이타의 가능 시퀀스가 정합 필터(327)에 의해 공급된 입력 신호로부터 추정될 수 있는 격자(trellis)를 횡단한다. 그후, 비트 맵퍼(329)는 상기 비터비 처리기의 출력(논리 1s과 0s로 이루어짐)을 상기 수신된 입력 신호의 메시지 신호의 추정을 나타내는 산술 퍼지티브 및 네가티브 값(+1, -1)으로 이루어진 하드 결정 신호로 변환시킨다. 양호한 실시예에 따라. 모토로라사의 56001 또는 56116 DSP와 같은 디지탈 신호 처리기 (DSP)로 실현되는 소프트웨어 알고리즘을 통해 MLSE 이퀄라이저가 제공된다. 물론, 제안된 MLSE 이퀄라이저는 하드웨어로도 제공될 수 있다.

앞서 논의된 바와같이, 상긴 전송된 신호가 도플러 주파수 시프트 및 서로 다른 송신기 및 수신기 국부 발진기 주파수 또는 그중 하나와 같은 영향을 받게될 때, 최종 캘어 주파수 오프셋은 MLSE의 시퀀스 추정에 있어서 에러를 발생시킬 것이다. 따라서, 본 발명은 상기 캐리어 주파수 오프셋을 결정하며 하드 결정 신호의 발생에 앞서 상기 오프셋을 보상하는 것에 관계한다. 이 방법으로, MLSE 출력에서 관찰되는 에러율을 낮추는 것이 가능하다.

제1실시예에 따라, 본 발명은 어떠한 주파수 에러도 갖지 않은 샘플 세트를 구성하기 위해 추정된 CIR과 관련하여 공지된 테일 비트 정보를 사용한다. 이들 샘플은 그때 위상각 차이(위상 에러)를 결정하기 위해 수신된 버스트의 테일 비트 부분에 일치하는 실제 수신된 샘플에 비교된다. 상기 테일 비트가 버스트에서 버스트로 변화하지 않는 공지된 정보를 포함하기 때문에, 위와 같은 비교가 가능하다. 그후, 구성된 샘플과 수신된 샘플 사이의 위상각 차이는 MLSE 시퀀스 추정에 알서 수신된 신호의 메시지 신호부분의 위상을 조절하는데 사용된다.

제3도에 대해 언급하건데, 비트 맵퍼(329)는 메모리 저장 디바이스(338)(REF MEMORY)로부터 입력 정보를 수신한다.

의도적으로, 메모리 저장 디바이스(338)는 전송된 신호의 테일 비트부분에 일치하는 정보(I REE WORD 및 Q REF WORD)를 포함한다. 이 정보는 그후 산술 등가로 맵핑되며 신호 재구성 회로(331)로 전달된다. 상기 신호 재구성 회로(331)는 CIR 추정기(325)에 의해 결정된 추정된 채널 임펄스 응답과 비트 맵퍼(329) 출력을 컨벌루션하므로써 수신된 테일 비트 마이너스 임의의 위상 에러의 복제를 발생시키도록 디자인된다. 상기 복제 신호의 표현은 다음 공식,

(7)

으로부터 구해진다. 이때 r(n)은 복제 신호를 나타내고, C(i)는 샘플링된 CIR 추정을 나타내며, d(n)은 하드 결정 샘플의 시퀀스를 나타내고, L은 추정된 CIR의 수신된 심볼 시간의 길이를 나타낸다.

CIR이 복소수이기 때문에, 복제 신호 또한 복소수이고 위상을 갖는다.

앞서 언급된 바와같이, 상기 복제 신호는 위상각 차이(위상 에러)를 결정하기 위해, 테일 비트에 일치하는 수신된 신호 샘플과 위상 에러 추정기(333)에 의해 비교된다.

위상 에러 계산을 간단히 하기 위해, 복제 신호 샘플을 선행 버스트 신호로부터 추정된 캐리어 주파수 오프셋량의 함수로써 결정된 각도만큼 회전시키는 것이 바람직하다. PLL 회로(335)는 위상 에러 추정에 앞서 상기 위상 에러 추정기(333)에 상기 회전각을 제공한다.

전형적으로, 이 변경된 위상 에러의 크기는 선행-회전없이 결정된 것보다 작아질 것이다. 이하에서 논의되는 바와같이, 위상 에러 계산은, 위상 에러의 크기가 작을 때 크게 간소화된다.

위상 에러를 결정하는 다른 방법은 제2세트의 복소 CIR 추정을 제공하기 위해 메모리 저장 디바이스(338)의 내용과 입력 신호 샘플 I(n) 및 Q(n) 사이에 공식 (3)의 복소 상관 실행을 요구한다. 이 제2CIR 추정은 수신된 버스트의 외부 에지에 대한 상기 데이타 비트에 의해 초래된 위상 에러에 관계한다. 다음으로, 제1세트의 CIR 추정 (동기화 동안 발생되고 도시되지 않은 메모리 디바이스에 저장됨)이 최종 위상각 차이(위상 에러)를 결정하기 위해 제2CIR 추정에 비교된다.

두개의 복소수 사이의 위상각 차이 φ를 계산하는 한 방법은 사실상 사인 위상각 차이, SIN φ를 계산한 후, φ의 해를 구하는 것이다. 이 계산의 표현은 다음 공식

(8)

에 의해 주어지며, 이때 φ는 위상각 차이고, i1 및 i2는 두 복소수의 허수부이고 γ1 및 γ2는 두 복소구의 실수부이다.

φ를 계산하는 다른 방법은 φ가 작을 때

SIN φ=φ (9)

이라고 가정한다. 수신된 버스트의 비교적 짧은 듀레이션으로 인해, 본 발명은 두 복소수 사이에 위상각 차이를 다시한번 결정하기 위해 이 근사값을 사용할 수도 있다.

공식(6)이 상기 버스트의 중산에서 임의의 위상 에러를 최소화시키도록 동작하기 때문에, φ가 수신된 버스트의 어느 한단부에서의 근가 위상 에러라는 사실이 인지될 것이다. TDMA 시그날링의 버스트 특성으로 인해, 싱크 워드(230) 출력의 중간으로부터 복조된다. 한 버스트의 외부 에지에 존재하는 테일 비트 샘플이 φ를 결정하는데 사용되기 때문에, φ는 한 버스트의 어느 한 단부에서의 위상 에러를 나타낸다. 결국, 상기 버스트의 한 단부로부터 다른 단부로의 위상 에러는 φ로 어림될 수도 있다.

이 지점에서 주파수 오프셋 보상을 실행하는 여러 방법이 존재한다. 양호한 실시예에 따라, PLL회로(335)는 위상 보정 회로(337)를 구동하고, 상기 위상 보정 회로는 정합 필터(327)에 의해 필터링되기 전에 I'(n) 및 Q'(n) 입력 신호 샘플의 위상각을 조절한다.

이 위상 보정은 도플러 주파수 시프트 및 서로 다른 국부 발진기 주파수에 의해 발생된 불필요한 시변 위상 에러를 보상하고자 하는 노력을 나타낸다. 다시한번, TDMA 시그날링의 버스트 특성으로 인해, 상기 위상 보정 회로(337)는 싱크 워드(230)의 중간으로부터 샘플을 복조한다. 따라서, 각각의 샘플에 대한 복조각은 싱크 워드(230) 중심으로부터 샘플 시간에 의거한 거리에 비례하여 증가한다. 오프셋 보상을 제공하기 위해, 상기 샘플은 싱크 워드 중심으로부터의 거리와 공식(8) 또는 (9)으로부터의 위상 에러의 추정된 량에 따라 서로 다른 량만큼 위상 회전된다.

오프셋 보상을 제공하는데 필요한 위상 회선 량은 다음 공식

(10)

에 의해 좌우되며, 이때 α(n)은 n번째 샘플쌍에 대한 위상 보정이며, φ는 위에서 추정된 위상각 차이이고, M은 버스트당 비트수이다. 공식(10)에 따라 입력 신호 샘플을 위상 보정하므로써, 본 발명은 MLSE 시퀀스 추정에 앞서, 캐리어 주파수 오프셋으로 인한 시변 위상 에러를 제거하므로써 MLSE 출릭에서 관찰된 에러율을 개선시키도록 동작한다.

제4도에서 가상선으로 도시된 또다른 실시예에 따라, 상기 PLL 회로(355) 출력이 디지탈-아날로그(D/A) 변환기(410)에 의해 아날로그 전압 Vc(t)으로 변환될 때 주파수 오프셋 보상이 제공된다. 상기 아날로그 전압, Vc(t)은 전송된 신호 X(t)와 VCO(110)의 주파수 사이의 사신상 모든 주파수 오프셋을 제거하기 위해 직각 복조기(105)의 전압 제어 발진기 (VCO)(110)를 구동한다. VCO(110)의 주파수를 조절하므로써, 제4도의 실시예는, MLSE 시퀀스 추정에 앞서, 캐리어 주파수 오프셋을 제거하므로써 MLSE 출력에서 관찰된 에러율을 개선하도록 동작한다.

제4도의 실시예는 버스트-바이-버스트에 의거하여 위상 에러에서의 느린 변화를 특징으로 하는 환경에 적용된다. 달리, 실시간에 의거하여 응답하도록 본 시스템을 인에이블시키는데 과도한 량의 처리 파워가 요구될 수도 있다. 기타 모든 점에서, 제4도의 수신기(400)는 제3도 수신기(300)에 대한 기술 내용에 따라 동작한다.

상술된 주파수 오프셋 보상 기법의 안정성뿐만 아니라 정확도를 개선하기 위해, 현재의 위상 에러 추정과 함께 선행 버스트로부터 위상 에러 추정을 균분하는 것이 매우 유리하다. 제3도 및 제4도에 도시된 실시예에 따라, PLL 회로(335)는 이 균분을 실행하기 위해 사용된다. 양호한 실시예에 따라, PLL 회로(335)는 6버스트 간격에 일치하는 시정수를 갖는다.

제5도에 대해 언급하건데, 이것은 또다른 캐리어 주파수 오프셋 보상계를 사용하는 TDMA 수신기(500)를 도시한 블럭도이다.

이 실시예에 따라, 수신기(500)는 PLL 회로(335), 신호 재구성기(331) 및 비트 맵퍼(329)가 제거되는 것을 제외하고는 제3도의 수신기(300)에 대한 기술 내용에 따라 동작한다. 상기 제거된 회로들 대신, CIR 추정기(325) 출력이 위상 에러 추정기(333)와 비터비 처리기(328)로 루팅된다.

복제 신호 발생 동안 단지 단일 CIR 샘플만이 사용된다고 가정했을 때, 공식(7)은 다음과 같이 재기록된다.

(11)

그후, 위상 에러, φ를 가진 수신된 테일 비트 입력 신호 샘플(I(n)+j(n))이 원시 전송된 심볼로써 기술될 수 있으며, φ만큼 회전되어 CIR 항 C(j)을 통해 처리된다. 위와 같은 신호의 표현은 다음과 같이 기술된다.

(12)

이때, an은 전송된 신호이고, φ는 실제 위상 에러이며, C(j)는 CIR항이다.

이때, 본 기술에 숙련된 사람은 위상 에러 계산이 아주 간단하다는 사실을 인지하게 될 것이다. 따라서, 본 실시예의 위상 에러 추정기(333)는 공식(12)의 테일 비트 입력 신호 샘플, I(n)+jQ(n)을 수신하고, 동기화 과정 동안 발생된 최대 크기의 정합 필터 탭 이득을 분리하므로써 최상위 CIR 성분 C(j)을 결정하며, 상기 테일 비트 입력 신호 샘플을 전송된 신호의 공지된 부분의 공액 복소수, 1/an 만큼 증배시키고, 위상 에러 φ를 계산하도록 나누므로써 상기 복소 탭 C(j)을 제거한다. 이 과정은 다음 공식에 의해 기술된다.

(13)

공식(12)에 의해 발생된 φ의 연속 추정은 최종 추정을 형성하기 위해 여러 버스트상에서 균분되며, 상기 최종 추정은 공식 (10)에 따라 인입 버스트의 입력 신호 샘플을 위상 회전시키는데 사용된다. 위상 에러 추정기(333)가 사용될 목적 심볼을 안다는 사실은 제4도 및 제5도의 신호 재구성 회로(331)를 필요없게 해준다.

부분적으로 스트림라이닝으로 인해 본 실시예의 감소된 계산 부하는 시스템 처리 자원에 대한 요구를 크게 감소시킨다.

기술된 캐리어 주파수 오프셋 보상 기법이 하드 결정 신호의 발생에 앞서 보상을 제공하므로서 지연된 시퀀스 추정과 관련된 종래 기술의 문제점을 해소할 수 있다는 사실은 주목할 필요가 있다.

물론, 상술된 실시예에 대한 추가 변경이 본 발명의 사상을 벗어나지 않는 한도내에서 이루어질 수 있다.

예컨대, 캐리어 주파수 오프셋 보상을 위한 기술된 방법 및 장치가 MLSE형의 이퀄리제이션과 관련하여 기술되는 반면, 모든 이퀄리제이션계가 본 발명에 의해 제공된 장점을 가질수 있다는 사실이 본 기술에 숙련된 사람들에 의해 인지될 것이다.

Claims

시분할 다중 액세스(TDMA) 통신 시스템에서의 캐리어 주파수 오프셋을 보상하는 방법에 있어서, TDMA 타임 슬롯안에 동기화 신호 패턴과, 최소한 하나의 공지된 부분 및 메시지 신호 부분을 포함하는 전송된 신호를 한 전송 채널을 통하여 수신하는 단계와, 상기 동기화 신호 패턴의 수신에 응답하여 제1위상 에러를 결정하는 단계와, 상기 전송된 신호의 상기 최소한 하나의 공지된 부분의 수신에 응답하여 제2위상 에러를 결정하는 단계와, 최종 위상 에러를 결정하기 위해 상기 제1위상 에러를 상기 제2위상 에러와 비교 각도와 같은 수신된 신호 파라미터를 조절하는 단계를 포함하는 것을 특징으로 하는 캐리어 주파수 오프셋 보상 방법.
제1항에 있어서, 상기 전송된 신호의 상기 메시지 신호 부분이 상기 전송된 신호의 상기 동기화 신호 패턴과 최소한 하나의 공지된 부분 사이에 위치하게 되는 것을 특징으로 하는 캐리어 주파수 오프셋 보상 방법.
제1항에 있어서, 상기 제1 및 제2위상 에러 결정 단계가, 제1세트의 입력 신호 샘플을 제공하기 위해 상기 수신된 신호를 샘플링하는 단계와, 상기 제1세트의 입력 신호 샘플과 상기 수신된 신호의 일부분의 저장된 복제 사이에 복소 상관을 실행하는 단계와, 상기 상관에 의거한 전송 채널 임펄스 응답(CIR)을 계산하는 단계와, 상기 복소 상판 동안 발생된 피크 크기의 CIR 값을 분리시키므로써 최상위 CIR 성분을 결정하는 단계와, 상기 전송된 신호의 상기 공지된 부분과 이 부분에 상당하는 최소한 하나의 입력 신호 샘플의 공액 복소수로부터의 곱을 결정하는 단계, 및 상기 CIR 성분을 제거하고 그에 따라 상기 위상 에러를 결정하는 단계를 더 포함하는 것을 특징으로 하는 캐리어 주파수 오프셋 보상 방법.
제1항에 있어서, 상기 제1 및 제2위상 에러 결정 단계가, 상기 전송된 신호의 상기 동기화 신호 패턴부분에 상당하며 어떠한 주파수 에러도 갖지 않는 제1복제 신호를 구성하는 단계와, 제1위상 에러를 결정하기 위해 상기 수신된 신호에 상기 제1복제 신호를 비교하는 단계와, 상기 전송된 신호의 상기 최소한 하나의 공지된 부분에 상당하며 어떠한 주파수 에러도 갖지 않는 제2복제 신호를 구성하는 단계, 및 제2위상 에러를 결정하기 위해 상기 제2복제 신호를 상기 수신된 신호에 비교하는 단계를 더 포함하는 것을 특징으로 하는 캐리어 주파수 오프셋 보상 방법.
제1항에 있어서, 상기 수신된 신호의 상기 동기화 신호 부분에 대해 제1전송 채널 임펄스 응답(CIR)을 결정하는 단계와, 상기 전송된 신호의 상기 최소한 하나의 공지의 부분에 대해 최소한 하나의 제2전송 채널 임펄스 응답(CIR)을 결정하는 단계, 및 위상 에러를 결정하기 위해 상기 제1CIR을 상기 최소한 제2CIR에 비교하는 단계를 더 포함하는 것을 특징으로 하는 캐리어 주파수 오프셋 보상 방법.
제1항에 있어서, 상기 수신된 신호 파라미터 조절 단계가, 상기 수신된 신호의 샘플링율을 상기 위상 에러의 함수로써 변화시키는 단계, 및 상기 수신된 신호의 메시지 신호 부분을 상기 위상 에러의 함수로서 위상 회전시키는 단계중 최소한 하나를 포함하는 것을 특징으로 하는 캐리어 주파수 오프셋 보상 방법.
제6항에 있어서, 상기 수신된 신호 파라미터의 조절 단계가 메시지 신호 시퀀스 추정에 앞서 실행되는 것을 특징으로 하는 캐리어 주파수 오프셋 보상 방법.
제1항에 있어서, 다수의 TDMA 타임 슬롯으로부터의 다수의 위상 에러 추정을 함께 균분하는 단계를 더 포함하는 것을 특징으로 하는 캐리어 주파수 오프셋 보상 방법.
제1항에 있어서, 상기 전송된 신호의 최소한 하나의 공지된 부분이 테일 비트(tail bits)를 포함하는 것을 특징으로 하는 캐리어 주파수 보상 방법.
시분할 다중 액세스(TDMA) 통신 시스템에서의 캐리어 주파수 오프셋을 보상하는 방법에 있어서, TDMA 타임 슬롯안에 동기화 신호 패턴과, 하나의 공지된 테일 비트 부분 및 메시지 신호 부분을 포함하는 전송된 신호를 한 전송 채널을 통하여 수신하는 단계와, 상기 수신된 신호의 상기 동기화 신호 부분에 대해 제1전송 채널 임펄스 응답(CIR)을 결정하는 단계와, 상기 수신된 신호의 상기 테일 비트 부분에 대해 제2전송채널 임펄스 응답(CIR)을 결정하는 단계와, 위상 에러를 결정하기 위해 상기 제1CIR을 상기 제2CIR에 비교하는 단계, 및 상기 위상 에러를 제거하고 캐리어 주파수 오프셋을 보상하기 위해 샘플링율 및 위상 각도와 같은 수신된 신호 파라미터를 조절하는 단계를 포함하는 것을 특징으로 하는 캐리어 주파수 오프셋 보상 방법.
제10항에 있어서, 상기 수신된 신호가 상기 동기화 신호 패턴의 중심으로부터 당해 수신된 신호의 테일 비트 부분으로 복조되는 것을 특징으로 하는 캐리어 주파수 오프셋 보상 방법.
제10항에 있어서, 상기 제1 및 제2CIR 결정 단계가, 제1세트의 입력 신호 샘플을 제공하기 위해 상기 수신된 신호를 샘플링하는 단계와, 상기 제1세트의 입력 신호 샘플과 상기 수신된 신호의 일부분의 저장된 복제 사이에 복소 상관을 실행하는 단계와, 상기 상관에 의거한 전송 채널 임펄스 응답(CIR)을 계산하는 단계, 및 상기 복소 상관 동안 발생된 피크 크기의 CIR 값을 분리시키므로써 최상위 CIR 성분을 결정하는 단계를 더 포함하는 것을 특징으로 하는 캐리어 주파수 오프셋 보상 방법.
제10항에 있어서, 상기 수신된 신호 파라미터 조절 단계가, 상기 수신된 신호의 샘플링율을 상기 위상 에러의 함수로써 변화시키는 단계, 및 상기 수신된 신호의 메시지 신호 부분을 상기 위상 에러의 함수로서 위상 회전시키는 단계중 최소한 하나를 포함하는 것을 특징으로 하는 캐리어 주파수 오프셋 보상 방법.
제13항에 있어서, 상기 수신된 신호의 메시지 신호 부분을 위상 회전하는 단계가 한 수신된 신호의 테일 비트 부분에서 추정된 위상 에러와 상기 동기화 신호 패턴 중심으로부터의 거리의 함수로서 각각 상이한 량만큼 메시지 신호 샘플을 변조시키는 단계를 더 포함하는 것을 특징으로 하는 캐리어 주파수 오프셋 보상 방법.
제13항에 있어서, 상기 수신된 신호 파라미터의 조절 단계가 메시지 신호 시퀀스 추정에 앞서 실행되는 것을 특징으로 하는 캐리어 주파수 오프셋 보상 방법.
시분할 다중 액세스(TDMA) 통신 시스템에서의 캐리어 주파수 오프셋 보상 장치에 있어서, TDMA 타임 슬롯안에 동기화 신호 패턴과, 최소한 하나의 공지된 테일 비트 부분 및 메시지 신호 부분을 포함하는 전송된 신호를 한 전송 채널을 통하여 수신하는 수단과, 상기 수신 수단에 연결되어, 상기 수신된 신호의 상기 동기화 신호 패턴 부분에서 제1위상 에러를 결정하는 수단과, 상기 수신 수단에 연결되어, 상기 수신된 신호의 상기 최소한 하나의 공지된 테일 비트 부분에서의 제2위상 에러를 결정하는 수단과, 상기 결정 수단에 연결되어 위상 각도 차를 결정하도록 상기 제1 및 제2위상 에러를 비교하는 수단, 및 상기 비교 수단에 연결되어, 상기 수신된 전송의 상기 메시지 신호 부분을 디코딩하기 앞서 상기 위상 각도 차를 보상하기 위해 샘플링율 및 위상 각과 같은 수신된 신호 파라미터를 조절하는 수단을 포함하는 것을 특징으로 하는 캐리어 주파수 오프셋 보상 상치.