[go: up one dir, main page]

KR960026782A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR960026782A
KR960026782A KR1019950046692A KR19950046692A KR960026782A KR 960026782 A KR960026782 A KR 960026782A KR 1019950046692 A KR1019950046692 A KR 1019950046692A KR 19950046692 A KR19950046692 A KR 19950046692A KR 960026782 A KR960026782 A KR 960026782A
Authority
KR
South Korea
Prior art keywords
address
internal
semiconductor memory
bad
memory device
Prior art date
Application number
KR1019950046692A
Other languages
English (en)
Other versions
KR0180064B1 (ko
Inventor
유키히토 오와키
료 후쿠다
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR960026782A publication Critical patent/KR960026782A/ko
Application granted granted Critical
Publication of KR0180064B1 publication Critical patent/KR0180064B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)

Abstract

[목적]
불량비트를 불량 용장메모리셀로 치환하지 않고 확실히 구제할 수 있고, 또한 불량비트 구제효율의 향상을 도모할 수 있는 반도체 기억장치를 제공하는 것.
[구성]
XY방향으로 어레이형태로 배설되는 메모리셀 어레이(19)를 갖춘 반도체 기억장치에 있어서, X어드레스 및 Y어드레스로 정의되는 메모리셀 중 불량비트의 메모리셀의 X어드레스를 기억하는 불량비트 어드레스 메모리(11)와, 외부어드레스버스(13)로부터 입력되는 어드레스와 불량비트 어드레스 메모리(11)로부터의 어드레스를 비교하는 어드레스 비교기(14) 및,이 비교기(14)에 의해 외부어드레스버스(13)로부터 불량비트의 어드레스에 상당하는 상당하는 X어드레스(Xe)가 입력되었다고 판단된 때에 내부어드레스버스(17)에 Xe+m(m은 정 또는 부의 정수)을 발생하는 내부어드레스 연산기(16)를 갖춘 것을 특징으로 한다.

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일실시예에 따른 반도체 기억장치의 기본구성을 나타낸 블럭도.

Claims (14)

  1. XY방향으로 어레이형태로 배설되는 메모리셀 어레이를 갖춘 반도체 기억장치에 있어서, X어드레스 및 Y어드레스로 정의되는 메모리셀 중 불량비트의 메모리셀의 적어도 X어드레스를 기억하는 수단과, 외부로부터 불량비트의 어드레스에 상당하는 X어드레스(Xe)가 입력될 때, 내부어드레스로서 Xe+m(m은 정 또는 부의 정수)을 발생하는 수단을 구비하여 이루어진 것을 특징으로 하는 반도체 기억장치.
  2. 제1항에 있어서, 외부로부터 상기 불량비트의 어드레스에 상당하는 X어드레스(Xe) 및 Xe보다 상위의 어드레스(Xi)가 입력될 때, 내부어드레스로서 Xi+m(m은 정 또는 부의 정수)을 발생하는 수단을 갖춘 것을 특징으로 하는 반도체기억장치.
  3. 제1항에 있어서, 상기 메모리셀 어레이에 복수의 불량비트가 존재하고, 그 X어드레스가 하위로부터 Xej(j=1, 2, …)인 경우, 외부어드레스로서 X0로부터 Xe1-1까지의 어드레스(Xi)가 입력될 때에는 내부어드레스로서 외부어드레스와 같은 어드레스(Xi)를 발생하고, 외부어드레스로서 Xej-(j-1)로부터 Xe(j+1)-(j+1)까지의 어드레스(Xi)가 입력될 때에는 내부어드레스로서 외부어드레스에 j를 더한 어드레스(Xi+j)를 발생하는 수단을 갖춘 것을 특징으로 하는 반도체 기억장치.
  4. 제1항에 있어서, X어드레스를 열 또는 행 어드레스로 하고, Y어드레스를 행 또는 열어드레스로 한 것을 특징으로 하는 반도체 기억장치.
  5. XY방향으로 어레이형태로 배설되는 메모리셀 어레이를 갖춘 반도체 기억장치에 있어서, 불량비트의 메모리셀의 X어드레스 및 Y어드레스를 기억하는 수단과, 불량비트의 편재에 따라 어드레스 시프트해야 할 어드레스(X, Y)의 어느 하나를 선택하는 수단 및, 외부로부터 불량비트 어드레스에 상당하는 상기 선택된 X어드레스(Xe) 또는 Y어드레스(Ye)가입력될 때, 내부어드레스로서 Xe+m또는 Ye+m(m은 정 또는 부의 정수)을 발생하는 수단을 구비하여 이루어진 것을 특징으로하는 반도체 기억장치.
  6. 적어도 X방향으로 어레이형태로 배설되는 메모리셀 어레이를 갖춘 반도체 기억장치에 있어서, 외부로부터입력되는 X어드레스를 내부의 X어드레스로 변환하는 조작에 있어서, 억세스되지 않은 내부 X어드레스를 임의로 규정할 수있는 어드레스 변환회로를 갖춘 것을 특징으로 하는 반도체 기억장치.
  7. 제6항에 있어서, 복수의 불량어드레스를 기억하는 수단과 그 어드레스와 외부로부터 입력되는 어드레스의대소를 비교하는 수단을 구비하고, 상기 외부로부터 입력되는 어드레스와 같거나 작은 불량비트의 갯수를 출력하는 수단을 구비하는 것을 특징으로 하는 반도체 기억장치.
  8. 제7항에 있어서, 상기 외부로부터 입력된 어드레스와 같거나 작은 불량 어드레스의 갯수를 외부어드레스에가산하여 내부어드레스를 발생하는 것을 특징으로 하는 반도체 기억장치.
  9. 제7항에 있어서, 상기 외부로부터 입력된 어드레스와 같거나 작은 불량어드레스의 갯수를 출력하는 수단은, 1비트의 불량어드레스를 기억하는 수단을 갖춘 것을 특징으로 하는 반도체 기억장치.
  10. 제6항에 있어서, 외부로부터 입력되는 X어드레스로부터 내부의 X어드레스로 변환할 때, 임의로 규정된 어드레스에 대응하는 외부어드레스가 입력되었을 때에 미리 기억시킨 내부 X어드레스를 발생하는 수단을 갖춘 것을 특징으로 하는 반도체 기억장치.
  11. 제6항에 있어서, 외부어드레스 혹은 그것을 검지증폭한 어드레스와 내부에서 발생된 어드레스를 절체하여 전달하는 것이 가능한 내부어드레스버스를 갖춘 것을 특징으로 하는 반도체 기억장치.
  12. 제11항에 있어서, 상기 내부어드레스버스의 논리버스폭이 상기 외부어드레스버스의 논리버스폭보다 넓은것을 특징으로 하는 반도체 기억장치.
  13. 제10항에 있어서, 불량어드레스를 기억하는 수단과, 외부어드레스와 그 불량어드레스를 비교하는 수단 및, 상기 외부어드레스가 상기 불량어드레스와 일치했을 때 미리 기억해 둔 내부어드레스를 내부어드레스버스로 출력하는수단을 구비한 것을 특징으로 하는 반도체 기억장치.
  14. 제13항에 있어서, 상기 기억되는 내부어드레스를 기억하는 수단으로서, 전기적 혹은 레이저광에 의해 절단되는 퓨즈를 이용하는 것을 특징으로 하는 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950046692A 1994-12-07 1995-12-05 반도체 기억장치 KR0180064B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-304040 1994-12-07
JP30404094A JP3281203B2 (ja) 1994-12-07 1994-12-07 半導体記憶装置

Publications (2)

Publication Number Publication Date
KR960026782A true KR960026782A (ko) 1996-07-22
KR0180064B1 KR0180064B1 (ko) 1999-03-20

Family

ID=17928333

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950046692A KR0180064B1 (ko) 1994-12-07 1995-12-05 반도체 기억장치

Country Status (5)

Country Link
US (1) US5684746A (ko)
JP (1) JP3281203B2 (ko)
KR (1) KR0180064B1 (ko)
CN (1) CN1088898C (ko)
DE (1) DE19545743B4 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100217910B1 (ko) * 1995-08-17 1999-09-01 김영환 플래쉬 메모리셀의 리페어 회로 및 리페어 방법
US5996096A (en) * 1996-11-15 1999-11-30 International Business Machines Corporation Dynamic redundancy for random access memory assemblies
JPH10302497A (ja) * 1997-04-28 1998-11-13 Fujitsu Ltd 不良アドレスの代替方法、半導体記憶装置、及び、半導体装置
US5933378A (en) * 1998-02-26 1999-08-03 Micron Technology, Inc. Integrated circuit having forced substrate test mode with improved substrate isolation
US6188618B1 (en) * 1998-04-23 2001-02-13 Kabushiki Kaisha Toshiba Semiconductor device with flexible redundancy system
JP3880210B2 (ja) * 1998-08-04 2007-02-14 エルピーダメモリ株式会社 半導体装置
JP2000268598A (ja) 1999-03-18 2000-09-29 Toshiba Corp 半導体メモリのリダンダンシイ回路
JP2001143494A (ja) 1999-03-19 2001-05-25 Toshiba Corp 半導体記憶装置
US6278643B1 (en) * 2000-08-22 2001-08-21 Micron Technology, Inc. Column redundancy for prefetch
US11037613B2 (en) * 2019-07-17 2021-06-15 Micron Technology, Inc. Implementations to store fuse data in memory devices
KR102245915B1 (ko) 2020-09-24 2021-04-29 윤혜영 블록체인 기반 저작콘텐츠 모니터링 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2734705B2 (ja) * 1989-12-25 1998-04-02 日本電気株式会社 半導体記憶装置
JP2600018B2 (ja) * 1990-09-29 1997-04-16 三菱電機株式会社 半導体記憶装置

Also Published As

Publication number Publication date
JP3281203B2 (ja) 2002-05-13
US5684746A (en) 1997-11-04
DE19545743B4 (de) 2007-11-29
DE19545743A1 (de) 1996-06-13
JPH08162538A (ja) 1996-06-21
KR0180064B1 (ko) 1999-03-20
CN1132914A (zh) 1996-10-09
CN1088898C (zh) 2002-08-07

Similar Documents

Publication Publication Date Title
KR950009735A (ko) 불휘발성 반도체 기억장치
KR970076893A (ko) 비휘발성 집적회로용 리던던시 방법 및 장치
KR910010534A (ko) 반도체 기억장치의 용장회로
KR960026782A (ko) 반도체 기억장치
CN1195814A (zh) 使存储器容错的可变大小冗余替换布局
KR960030410A (ko) 반도체기억장치와 그것을 사용한 메모리모듈
ITMI922473A1 (it) Circuito di ridondanza di riga per un dispositivo di memoria a semiconduttore.
KR890015280A (ko) 마스크 rom
KR960030230A (ko) 반도체 메모리장치의 전원 승압회로
KR960002796A (ko) 반도체 소자의 컬럼 리던던시 장치
JP2000137981A5 (ja) 半導体記憶装置
KR960012032A (ko) 반도체 기억장치
KR940020415A (ko) 메모리용 컬럼 여유도 회로(column redundance circuit configuration for a memory)
KR930017042A (ko) 병렬 검사 기능을 갖는 용장 메모리 셀을 구비한 반도체 메모리 장치
KR940006146A (ko) 반도체 다이내믹 억세스 메모리 디바이스
TW340219B (en) Semiconductor memory device having redundant memory cell array
KR930011242A (ko) 스태틱형 메모리
KR880000960A (ko) 반도체 메모리
KR950007083A (ko) 에러 자체정정회로를 갖는 반도체 메모리소자
KR930010734A (ko) 데이타 기억장치 시스템
KR900017171A (ko) 반도체집적회로
KR970051327A (ko) 데이타 기억 영역의 속성 데이타를 기억하는 속성 데이타 영역과 데이타 기억 영역을 갖는 비휘발성메모리
US8325546B2 (en) Method and system for processing a repair address in a semiconductor memory apparatus
KR100356774B1 (ko) 반도체 메모리 장치의 결함 어드레스 저장 회로
KR960029806A (ko) 반도체 메모리

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19951205

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19951205

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980831

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19981130

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19981130

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20011031

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20021030

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20031030

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20041101

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20051031

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20061031

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20071029

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20081027

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20091028

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20101028

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20111028

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20111028

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20121114

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20121114

Start annual number: 15

End annual number: 15

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20141009