JPH08162538A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPH08162538A JPH08162538A JP6304040A JP30404094A JPH08162538A JP H08162538 A JPH08162538 A JP H08162538A JP 6304040 A JP6304040 A JP 6304040A JP 30404094 A JP30404094 A JP 30404094A JP H08162538 A JPH08162538 A JP H08162538A
- Authority
- JP
- Japan
- Prior art keywords
- address
- defective
- semiconductor memory
- memory device
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【目的】 不良ビットを不良冗長メモリセルに置換する
ことなく確実に救済することができ、かつ不良ビット救
済効率の向上をはかり得る半導体記憶装置を提供するこ
と。 【構成】 ＸＹ方向にアレイ状に配設されるメモリセル
アレイ１９を有する半導体記憶装置において、Ｘアドレ
ス及びＹアドレスで定義されるメモリセルの内、不良ビ
ットのメモリセルのＸアドレスを記憶する不良ビットア
ドレスメモリ１１と、外部アドレスバス１３から入力さ
れるアドレスと不良ビットアドレスメモリ１１からのア
ドレスとを比較するアドレス比較器１４と、この比較器
１４により外部アドレスバス１３から不良ビットのアド
レスに相当するＸアドレスＸe が入力されたと判断され
た時に、内部アドレスバス１７にＸe+m （ｍは正又は負
の整数）を発生する内部アドレス演算器１６とを備えた
ことを特徴とする。
ことなく確実に救済することができ、かつ不良ビット救
済効率の向上をはかり得る半導体記憶装置を提供するこ
と。 【構成】 ＸＹ方向にアレイ状に配設されるメモリセル
アレイ１９を有する半導体記憶装置において、Ｘアドレ
ス及びＹアドレスで定義されるメモリセルの内、不良ビ
ットのメモリセルのＸアドレスを記憶する不良ビットア
ドレスメモリ１１と、外部アドレスバス１３から入力さ
れるアドレスと不良ビットアドレスメモリ１１からのア
ドレスとを比較するアドレス比較器１４と、この比較器
１４により外部アドレスバス１３から不良ビットのアド
レスに相当するＸアドレスＸe が入力されたと判断され
た時に、内部アドレスバス１７にＸe+m （ｍは正又は負
の整数）を発生する内部アドレス演算器１６とを備えた
ことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、メモリセルが複数個ア
レイ状に配置されたメモリセルアレイを有する半導体記
憶装置に係わり、特にメモリセルの不良ビット救済機能
を備えた半導体記憶装置に関する。
レイ状に配置されたメモリセルアレイを有する半導体記
憶装置に係わり、特にメモリセルの不良ビット救済機能
を備えた半導体記憶装置に関する。
【０００２】
【従来の技術】メモリセルをマトリクス配置したメモリ
セルアレイにおいては、全てのビット（メモリセル）を
欠陥なしに形成することは極めて難しい。このため、欠
陥を有するメモリセルを別に用意したメモリセルに置換
する、いわゆる不良ビットの救済が必要である。
セルアレイにおいては、全てのビット（メモリセル）を
欠陥なしに形成することは極めて難しい。このため、欠
陥を有するメモリセルを別に用意したメモリセルに置換
する、いわゆる不良ビットの救済が必要である。
【０００３】従来の代表的な不良メモリ救済方式とし
て、図４に示す構成が知られている。図中の１は主メモ
リセルアレイ、２は冗長メモリセルアレイ、３は主メモ
リセルアレイ１側のデコーダ、４は冗長メモリセルアレ
イ２側の選択デコーダ、５は冗長ヒューズ、６は制御回
路である。
て、図４に示す構成が知られている。図中の１は主メモ
リセルアレイ、２は冗長メモリセルアレイ、３は主メモ
リセルアレイ１側のデコーダ、４は冗長メモリセルアレ
イ２側の選択デコーダ、５は冗長ヒューズ、６は制御回
路である。
【０００４】この方式では、複数のメモリセルをメモリ
マットに分割し、そのメモリマットにおいて、主メモリ
セルアレイ１と冗長メモリセルアレイ２を有し、外部か
らアドレスが入力されると不良ビットアドレスであるか
どうかを判断する。そして、不良ビットのアドレスであ
れば、主メモリセルアレイ１のデコーダ３からの出力を
不活性のままとし、冗長メモリセルアレイ２のデコーダ
４を活性化し、冗長メモリセルアレイ２にアクセスして
いた。
マットに分割し、そのメモリマットにおいて、主メモリ
セルアレイ１と冗長メモリセルアレイ２を有し、外部か
らアドレスが入力されると不良ビットアドレスであるか
どうかを判断する。そして、不良ビットのアドレスであ
れば、主メモリセルアレイ１のデコーダ３からの出力を
不活性のままとし、冗長メモリセルアレイ２のデコーダ
４を活性化し、冗長メモリセルアレイ２にアクセスして
いた。
【０００５】しかしながら、この種の従来方式には、次
の２つの問題があった。第１には、冗長メモリセルアレ
イ２の不良を予めテストすることができないために、主
メモリセルアレイ１の不良ビットを冗長メモリに置換し
ても、不良冗長メモリセルに置換してしまい救済できな
い場合がある。また第２には、冗長メモリで救済される
のは、その冗長メモリに隣接するアレイだけであり、救
済効率が悪いという問題があった。
の２つの問題があった。第１には、冗長メモリセルアレ
イ２の不良を予めテストすることができないために、主
メモリセルアレイ１の不良ビットを冗長メモリに置換し
ても、不良冗長メモリセルに置換してしまい救済できな
い場合がある。また第２には、冗長メモリで救済される
のは、その冗長メモリに隣接するアレイだけであり、救
済効率が悪いという問題があった。
【０００６】
【発明が解決しようとする課題】このように、従来の半
導体記憶装置においては、不良ビットを冗長メモリに置
換しても、不良冗長メモリセルに置換してしまい救済で
きない場合があり、また冗長メモリで救済されるのはそ
れに隣接するアレイだけであり、救済効率が悪いという
問題があった。
導体記憶装置においては、不良ビットを冗長メモリに置
換しても、不良冗長メモリセルに置換してしまい救済で
きない場合があり、また冗長メモリで救済されるのはそ
れに隣接するアレイだけであり、救済効率が悪いという
問題があった。
【０００７】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、不良ビットを不良冗長
メモリセルに置換することなく確実に救済することがで
き、かつ不良ビット救済効率の向上をはかり得る半導体
記憶装置を提供することにある。
ので、その目的とするところは、不良ビットを不良冗長
メモリセルに置換することなく確実に救済することがで
き、かつ不良ビット救済効率の向上をはかり得る半導体
記憶装置を提供することにある。
【０００８】
【課題を解決するための手段】本発明の骨子は、冗長メ
モリセルのテストを可能にすること、さらには冗長メモ
リを必ずしも隣接しないメモリマットの不良ビット救済
にも利用することにある。
モリセルのテストを可能にすること、さらには冗長メモ
リを必ずしも隣接しないメモリマットの不良ビット救済
にも利用することにある。
【０００９】即ち本発明は、ＸＹ方向にアレイ状に配設
されるメモリセルアレイを有する半導体記憶装置におい
て、Ｘアドレス及びＹアドレスで定義されるメモリセル
のうち、不良ビットのメモリセルの少なくともＸアドレ
スを記憶する手段と、外部から不良ビットのアドレスに
相当するＸアドレスＸe が入力されるとき、内部アドレ
スとしてＸe+m （ｍは正又は負の整数）を発生する手段
とを具備してなることを特徴とする。
されるメモリセルアレイを有する半導体記憶装置におい
て、Ｘアドレス及びＹアドレスで定義されるメモリセル
のうち、不良ビットのメモリセルの少なくともＸアドレ
スを記憶する手段と、外部から不良ビットのアドレスに
相当するＸアドレスＸe が入力されるとき、内部アドレ
スとしてＸe+m （ｍは正又は負の整数）を発生する手段
とを具備してなることを特徴とする。
【００１０】ここで、本発明の望ましい実施態様として
は、次のものがあげられる。 (1) 外部から不良ビットのアドレスに相当するＸアドレ
スＸe 及びＸe よりも上位のアドレスＸi が入力される
とき、内部アドレスとしてＸi+m （ｍは正又は負の整
数）を発生すること。 (2) メモリセルアレイに複数の不良ビットが存在し、そ
のＸアドレスが下位からＸej（ｊ＝１，２，…）である
場合、外部アドレスとしてＸO からＸe1-1 までのアド
レスＸi が入力されるとき、内部アドレスとして外部ア
ドレスと同じアドレスＸi を発生する。そして、外部ア
ドレスとしてＸe1からＸe2-2までのアドレスＸi が入力
されるとき、内部アドレスとして外部アドレスに“１”
を加えたアドレスＸi+1 を発生し、外部アドレスとして
Ｘe2-1からＸe3-3までのアドレスＸi が入力されると
き、内部アドレスとして外部アドレスに“２”を加えた
アドレスＸi+2 を発生する。つまり、外部アドレスとし
てＸej-(j-1)からＸe(j+1)-(j+1)までのアドレスＸi が
入力されるときには、内部アドレスとして外部アドレス
に“ｊ”を加えたアドレスＸi+j を発生すること。 (3) Ｘアドレスをビット線選択のためのカラムアドレス
（又はワード線選択のためのロウアドレス）とし、Ｙア
ドレスをロウアドレス（又はカラムアドレス）としたこ
と。 (4) 不良ビットのメモリセルのＸアドレス及びＹアドレ
スの双方を記憶する手段と、不良ビットの偏在に応じて
アドレスシフトすべきアドレスＸ，Ｙのいずれかを選択
する手段と、外部から不良ビットアドレスに相当する上
記選択されたＸアドレスＸe 又はＹアドレスＹe が入力
されるとき、内部アドレスとしてＸe+m 又はＹe+m （ｍ
は正又は負の整数）を発生する手段とを具備してなるこ
と。 (5) アドレスシフトを負とすること。
は、次のものがあげられる。 (1) 外部から不良ビットのアドレスに相当するＸアドレ
スＸe 及びＸe よりも上位のアドレスＸi が入力される
とき、内部アドレスとしてＸi+m （ｍは正又は負の整
数）を発生すること。 (2) メモリセルアレイに複数の不良ビットが存在し、そ
のＸアドレスが下位からＸej（ｊ＝１，２，…）である
場合、外部アドレスとしてＸO からＸe1-1 までのアド
レスＸi が入力されるとき、内部アドレスとして外部ア
ドレスと同じアドレスＸi を発生する。そして、外部ア
ドレスとしてＸe1からＸe2-2までのアドレスＸi が入力
されるとき、内部アドレスとして外部アドレスに“１”
を加えたアドレスＸi+1 を発生し、外部アドレスとして
Ｘe2-1からＸe3-3までのアドレスＸi が入力されると
き、内部アドレスとして外部アドレスに“２”を加えた
アドレスＸi+2 を発生する。つまり、外部アドレスとし
てＸej-(j-1)からＸe(j+1)-(j+1)までのアドレスＸi が
入力されるときには、内部アドレスとして外部アドレス
に“ｊ”を加えたアドレスＸi+j を発生すること。 (3) Ｘアドレスをビット線選択のためのカラムアドレス
（又はワード線選択のためのロウアドレス）とし、Ｙア
ドレスをロウアドレス（又はカラムアドレス）としたこ
と。 (4) 不良ビットのメモリセルのＸアドレス及びＹアドレ
スの双方を記憶する手段と、不良ビットの偏在に応じて
アドレスシフトすべきアドレスＸ，Ｙのいずれかを選択
する手段と、外部から不良ビットアドレスに相当する上
記選択されたＸアドレスＸe 又はＹアドレスＹe が入力
されるとき、内部アドレスとしてＸe+m 又はＹe+m （ｍ
は正又は負の整数）を発生する手段とを具備してなるこ
と。 (5) アドレスシフトを負とすること。
【００１１】
【作用】本発明によれば、不良ビットのメモリセルのＸ
アドレスを記憶する手段と、不良ビットのアドレスＸe
の入力によりＸe+m の内部アドレスを発生する手段とを
設けることにより、主メモリセルアレイと冗長メモリセ
ルアレイの物理的区分を必ずしも必要とせず、冗長メモ
リセル部も主メモリセル部と同等にアクセステストを行
うことが可能となる。このため、不良ビットの確実な救
済ができ、さらに救済効率を向上させることができる。
アドレスを記憶する手段と、不良ビットのアドレスＸe
の入力によりＸe+m の内部アドレスを発生する手段とを
設けることにより、主メモリセルアレイと冗長メモリセ
ルアレイの物理的区分を必ずしも必要とせず、冗長メモ
リセル部も主メモリセル部と同等にアクセステストを行
うことが可能となる。このため、不良ビットの確実な救
済ができ、さらに救済効率を向上させることができる。
【００１２】また、前記 (1)のように構成すれば、不良
ビットのアドレス以上のアドレスを持った部分は、ｍビ
ットアドレスがシフトすることになり、Ｘ＞Ｘe の数に
対しｍビット加算という簡単な演算により不良ビット救
済が可能となる。さらに、前記 (2)のように、複数の不
良ビットのＸアドレスを下位からＸej（ｊ＝１，２，
…）と設定し、外部アドレスとしてＸej-(j-1)からＸ
e(j+1)-(j+1)までのアドレスが入力されるときに、内部
アドレスとして外部アドレスにｊを加えた内部アドレス
Ｘi+j を発生することことにより、不良ビットが複数の
場合にも不良ビットを簡単に救済することが可能とな
る。
ビットのアドレス以上のアドレスを持った部分は、ｍビ
ットアドレスがシフトすることになり、Ｘ＞Ｘe の数に
対しｍビット加算という簡単な演算により不良ビット救
済が可能となる。さらに、前記 (2)のように、複数の不
良ビットのＸアドレスを下位からＸej（ｊ＝１，２，
…）と設定し、外部アドレスとしてＸej-(j-1)からＸ
e(j+1)-(j+1)までのアドレスが入力されるときに、内部
アドレスとして外部アドレスにｊを加えた内部アドレス
Ｘi+j を発生することことにより、不良ビットが複数の
場合にも不良ビットを簡単に救済することが可能とな
る。
【００１３】
【実施例】まず、本発明の実施例の概略について説明す
る。図１は、本発明の一実施例に係わる半導体記憶装置
の基本構成を示すブロック図である。図中の１１は不良
ビットのＸアドレスを記憶する不良ビットアドレスメモ
リ、１２は不良ビットアドレスの出力バス、１３は外部
アドレスが入力される外部アドレスバス、１４はバス１
２，１３の各アドレスを比較するアドレス比較器、１５
はアドレス比較結果の出力バス、１６は内部アドレスを
作成するための内部アドレス演算器、１７は作成された
内部アドレスが出力される内部アドレスバス、１８はＸ
デコーダ、１９はメモリセルアレイ、２０はテストモー
ド検知器、２１はテストモードフラッグの出力バス、２
２は外部ピン入力信号を示している。
る。図１は、本発明の一実施例に係わる半導体記憶装置
の基本構成を示すブロック図である。図中の１１は不良
ビットのＸアドレスを記憶する不良ビットアドレスメモ
リ、１２は不良ビットアドレスの出力バス、１３は外部
アドレスが入力される外部アドレスバス、１４はバス１
２，１３の各アドレスを比較するアドレス比較器、１５
はアドレス比較結果の出力バス、１６は内部アドレスを
作成するための内部アドレス演算器、１７は作成された
内部アドレスが出力される内部アドレスバス、１８はＸ
デコーダ、１９はメモリセルアレイ、２０はテストモー
ド検知器、２１はテストモードフラッグの出力バス、２
２は外部ピン入力信号を示している。
【００１４】本実施例のメモリセルアレイ１９は、外部
的にはαビットのＸアドレスを有するものとして使用す
るが、内部アドレスはβビット（α＋１）で定義される
ものとする。具体的には、図２に示すようにメモリセル
アレイ１９は、本来必要なαビットのＸアドレスに相当
する部分に加え、不良ビット救済のための余裕分が設け
られている。なお、アレイ１９を構成するメモリセルと
しては、ここでは例えばＤＲＡＭを用いた。
的にはαビットのＸアドレスを有するものとして使用す
るが、内部アドレスはβビット（α＋１）で定義される
ものとする。具体的には、図２に示すようにメモリセル
アレイ１９は、本来必要なαビットのＸアドレスに相当
する部分に加え、不良ビット救済のための余裕分が設け
られている。なお、アレイ１９を構成するメモリセルと
しては、ここでは例えばＤＲＡＭを用いた。
【００１５】このような構成において、チップ外部若し
くは同一チップ内メモリユニット外部よりαビットのＸ
アドレスが外部アドレスバス１３に入力されると、その
アドレスはアドレス比較器１４により、βビット（β＞
α）の不良ビットアドレスメモリ１１のアドレス出力と
比較される。具体的には、βビットアドレスの下位αビ
ットと比較される。以下の実施例ではβ＝α＋１として
説明する。
くは同一チップ内メモリユニット外部よりαビットのＸ
アドレスが外部アドレスバス１３に入力されると、その
アドレスはアドレス比較器１４により、βビット（β＞
α）の不良ビットアドレスメモリ１１のアドレス出力と
比較される。具体的には、βビットアドレスの下位αビ
ットと比較される。以下の実施例ではβ＝α＋１として
説明する。
【００１６】まず、不良ビット数が１である場合につい
て説明する。入力アドレス（外部アドレス）が不良ビッ
トアドレスと下位ｎビットで一致しない場合には、アド
レス比較出力バス１５に不一致信号が出力され、内部ア
ドレスバス１７には外部アドレスバス１３からの入力ア
ドレスと同一のアドレスデータが出力される。そして、
このアドレスがＸデコーダ１８に入力され、アドレスに
対応するＸ選択線、例えばワード線が選択される。
て説明する。入力アドレス（外部アドレス）が不良ビッ
トアドレスと下位ｎビットで一致しない場合には、アド
レス比較出力バス１５に不一致信号が出力され、内部ア
ドレスバス１７には外部アドレスバス１３からの入力ア
ドレスと同一のアドレスデータが出力される。そして、
このアドレスがＸデコーダ１８に入力され、アドレスに
対応するＸ選択線、例えばワード線が選択される。
【００１７】一方、入力アドレスが不良ビットアドレス
と下位のｎビットで一致した場合、及び不良ビットアド
レスと同じかより大きいアドレスの場合には、内部アド
レス演算器１６により、外部アドレスバス１３のデータ
にｍ加えたアドレスが発生される。ここで、例えばｍ＝
１である。以上により不良ビットは１ビット上位のアド
レスと置換される。
と下位のｎビットで一致した場合、及び不良ビットアド
レスと同じかより大きいアドレスの場合には、内部アド
レス演算器１６により、外部アドレスバス１３のデータ
にｍ加えたアドレスが発生される。ここで、例えばｍ＝
１である。以上により不良ビットは１ビット上位のアド
レスと置換される。
【００１８】不良ビットが複数の場合に関し、以下簡単
のため２ビット不良がアドレスＸA及びＸB にありＸA
＜ＸB である時に関し、図３を参照して説明する。外部
アドレスバス１３の入力Ｘi がＸA より小さいアドレス
の場合には、内部アドレスバス１７には外部アドレスバ
ス１３と同一のデータＸi が出力される。外部アドレス
バス１３の入力Ｘi がＸA と等しいか大きくかつＸB-1
より小さい時、内部アドレスバス１７には外部アドレス
バス１３のデータＸi に“１”加えられた値Ｘi+1 が出
力される。また、外部アドレスバス１３の入力がＸB-1
と等しいか大きい際には、内部アドレスバス１７には外
部アドレスバス１３の入力Ｘi に“２”加えた値Ｘi+2
が出力される。以上により不良ビットは置換される。こ
のアドレスシフトの様子を、図２中に→で示している。
のため２ビット不良がアドレスＸA及びＸB にありＸA
＜ＸB である時に関し、図３を参照して説明する。外部
アドレスバス１３の入力Ｘi がＸA より小さいアドレス
の場合には、内部アドレスバス１７には外部アドレスバ
ス１３と同一のデータＸi が出力される。外部アドレス
バス１３の入力Ｘi がＸA と等しいか大きくかつＸB-1
より小さい時、内部アドレスバス１７には外部アドレス
バス１３のデータＸi に“１”加えられた値Ｘi+1 が出
力される。また、外部アドレスバス１３の入力がＸB-1
と等しいか大きい際には、内部アドレスバス１７には外
部アドレスバス１３の入力Ｘi に“２”加えた値Ｘi+2
が出力される。以上により不良ビットは置換される。こ
のアドレスシフトの様子を、図２中に→で示している。
【００１９】同様にして、不良ビットが３ビット以上の
場合には、不良ビットのＸアドレスが下位からＸej（ｊ
＝１，２，…）である場合、外部アドレスバス１３によ
ってＸO からＸe1-1 までのアドレスＸi が入力される
とき、内部アドレスバス１７に外部アドレスと同じ内部
アドレスＸi を発生し、外部アドレスバス１３によりＸ
ej-(j-1)からＸe(j+1)-(j+1)までのアドレスが入力され
るときには、内部アドレス１７に外部アドレスにｊを加
えた内部アドレスＸi+j を発生する。これにより、ｊ個
の不良ビットを救済できることになる。
場合には、不良ビットのＸアドレスが下位からＸej（ｊ
＝１，２，…）である場合、外部アドレスバス１３によ
ってＸO からＸe1-1 までのアドレスＸi が入力される
とき、内部アドレスバス１７に外部アドレスと同じ内部
アドレスＸi を発生し、外部アドレスバス１３によりＸ
ej-(j-1)からＸe(j+1)-(j+1)までのアドレスが入力され
るときには、内部アドレス１７に外部アドレスにｊを加
えた内部アドレスＸi+j を発生する。これにより、ｊ個
の不良ビットを救済できることになる。
【００２０】次に、本実施例におけるテストモードに関
して説明する。本実施例では、外部ピンへの信号又は外
部ピンへの入力の組み合わせによりテストモードに入
り、テストフラッグを活性化する。
して説明する。本実施例では、外部ピンへの信号又は外
部ピンへの入力の組み合わせによりテストモードに入
り、テストフラッグを活性化する。
【００２１】テストモードはＡ，Ｂ２つのモードに分か
れ、その２つのモードは、外部ピンへの入力ないしは入
力の組み合わせによりテストモード検知器２０で検知さ
れ、テストモードフラッグの出力バス２１に出力され
る。
れ、その２つのモードは、外部ピンへの入力ないしは入
力の組み合わせによりテストモード検知器２０で検知さ
れ、テストモードフラッグの出力バス２１に出力され
る。
【００２２】Ａモードにおいては、アドレスバス１３の
データはそのまま内部アドレスバス１７に出力される。
これにより、図２に示すαビットに相当する分のメモリ
セルがアクセスされる。Ｂモードにおいては、内部アド
レスバス１７には、最上位ビットを１とし下位アドレス
はアドレスバス１３のデータが出力される。これによ
り、図２に示す余裕分のメモリセルがアクセスされる。
データはそのまま内部アドレスバス１７に出力される。
これにより、図２に示すαビットに相当する分のメモリ
セルがアクセスされる。Ｂモードにおいては、内部アド
レスバス１７には、最上位ビットを１とし下位アドレス
はアドレスバス１３のデータが出力される。これによ
り、図２に示す余裕分のメモリセルがアクセスされる。
【００２３】以上により、Ａ，Ｂのテストモードにおい
ては、メモリセルアレイ１９の全てのセルへのアクセス
が可能となる。つまり、主メモリセル部と冗長メモリセ
ル部の区別なくアクセステストを行うことができる。
ては、メモリセルアレイ１９の全てのセルへのアクセス
が可能となる。つまり、主メモリセル部と冗長メモリセ
ル部の区別なくアクセステストを行うことができる。
【００２４】次に、前記図１で示した本発明の実施例に
ついて、詳細に説明する。前述したように、この実施例
の半導体記憶装置は、正規の主メモリセルと冗長メモリ
セルを区別することなく、外部からアクセスされるアド
レス数よりも多いセルとそれに対応するアドレスを用意
してある。
ついて、詳細に説明する。前述したように、この実施例
の半導体記憶装置は、正規の主メモリセルと冗長メモリ
セルを区別することなく、外部からアクセスされるアド
レス数よりも多いセルとそれに対応するアドレスを用意
してある。
【００２５】即ち、複数個の記憶素子のうちの一部の記
憶素子を外部からアクセスして使用するもので、図５に
示すように、外部から入力されるアドレスＡm （０≦Ａ
m ≦Ａmax ）は、内部のアドレスＤm （０≦Ｄm ≦Ｄma
x ）に変換されるが、このとき、Ａmax ＜Ｄmax となっ
ている。
憶素子を外部からアクセスして使用するもので、図５に
示すように、外部から入力されるアドレスＡm （０≦Ａ
m ≦Ａmax ）は、内部のアドレスＤm （０≦Ｄm ≦Ｄma
x ）に変換されるが、このとき、Ａmax ＜Ｄmax となっ
ている。
【００２６】外部から入力されたアドレスは、アドレス
バッファ２３に蓄えられる。１１は図１の不良ビットア
ドレスメモリであるアドレス記憶装置で、内部アドレス
のうちアクセスしないもの、即ち不良ビットアドレスを
記憶している。これは、ヒューズでもよいし、ＲＯＭで
もよい。アドレス記憶装置１１はｌ個あり、ｉ番目（０
≦ｉ≦ｌ）のアドレス記憶装置１１に蓄えられている不
良ビットアドレスはＢi である。
バッファ２３に蓄えられる。１１は図１の不良ビットア
ドレスメモリであるアドレス記憶装置で、内部アドレス
のうちアクセスしないもの、即ち不良ビットアドレスを
記憶している。これは、ヒューズでもよいし、ＲＯＭで
もよい。アドレス記憶装置１１はｌ個あり、ｉ番目（０
≦ｉ≦ｌ）のアドレス記憶装置１１に蓄えられている不
良ビットアドレスはＢi である。
【００２７】アドレスバッファ２３に蓄えられていたア
ドレスＡm は、アドレスコンパレータ１４に送られ、ア
ドレスコンパレータ１４はアドレス記憶装置１１に記憶
されたアドレスＢi とアドレスバッファ２３に蓄えられ
た外部アドレスＡm との比較を行う。この比較結果は、
図１の内部アドレス演算器１６としてのアドレス変換装
置に送られ、アドレス変換装置１６はこの比較結果をも
とに外部アドレスＡmを内部アドレスＤm に変換する。
この際、アドレス記憶装置１１に記憶された不良ビット
アドレスＢi に変換される外部アドレスＡm がないよう
な変換を行う。こうして変換された内部アドレスに従っ
て、デコーダ１８がデコードしたメモリセルアレイ１内
の記憶素子をアクセスする。
ドレスＡm は、アドレスコンパレータ１４に送られ、ア
ドレスコンパレータ１４はアドレス記憶装置１１に記憶
されたアドレスＢi とアドレスバッファ２３に蓄えられ
た外部アドレスＡm との比較を行う。この比較結果は、
図１の内部アドレス演算器１６としてのアドレス変換装
置に送られ、アドレス変換装置１６はこの比較結果をも
とに外部アドレスＡmを内部アドレスＤm に変換する。
この際、アドレス記憶装置１１に記憶された不良ビット
アドレスＢi に変換される外部アドレスＡm がないよう
な変換を行う。こうして変換された内部アドレスに従っ
て、デコーダ１８がデコードしたメモリセルアレイ１内
の記憶素子をアクセスする。
【００２８】上述した外部アドレスＡm から内部アドレ
スＤm への変換として外部から入力されたアドレスＡm
が、アドレス記憶装置１１に記憶された不良ビットアド
レスの小さい方からｉ番目のもの以上でありｉ＋１番目
のもの未満の時には、外部アドレスにｉ加えて内部アド
レスにするという変換が考えられる。以下に、この変換
を行う実施例の説明を行う。
スＤm への変換として外部から入力されたアドレスＡm
が、アドレス記憶装置１１に記憶された不良ビットアド
レスの小さい方からｉ番目のもの以上でありｉ＋１番目
のもの未満の時には、外部アドレスにｉ加えて内部アド
レスにするという変換が考えられる。以下に、この変換
を行う実施例の説明を行う。
【００２９】ｉ番目の不良アドレス記憶装置１１には、
小さい方からｉ番目の不良ビットアドレスＢi を記憶さ
せる。アドレスコンパレータ１４の回路構成を図６に示
す。図６に示されるアドレスコンパレータ１４は、ｉ番
目（０≦ｉ≦ｌ）のものであり、外部から入力されたＡ
m はｎビットであるとする。また、不良ビットアドレス
のＢm と外部から入力されたＡm のｋ桁目が、それぞれ
ｂk ，ａk であり、１〜ｋ桁目までの数のがＢk ，Ａk
である。アドレスコンパレータ１４は、外部アドレスＡ
m と不良ビットアドレスＢi の大小を比較する装置であ
る。
小さい方からｉ番目の不良ビットアドレスＢi を記憶さ
せる。アドレスコンパレータ１４の回路構成を図６に示
す。図６に示されるアドレスコンパレータ１４は、ｉ番
目（０≦ｉ≦ｌ）のものであり、外部から入力されたＡ
m はｎビットであるとする。また、不良ビットアドレス
のＢm と外部から入力されたＡm のｋ桁目が、それぞれ
ｂk ，ａk であり、１〜ｋ桁目までの数のがＢk ，Ａk
である。アドレスコンパレータ１４は、外部アドレスＡ
m と不良ビットアドレスＢi の大小を比較する装置であ
る。
【００３０】次に、アドレス変換装置１６の回路構成を
図７（ａ）（ｂ）に示す。ｄi （１≦ｉ≦ｌ）は、ｃi
とｃi+1 のＥＸＮＯＲ出力になっている。但し、ｄ0 は
ｃ1の出力がそのまま入っている。Ａm ＜Ｂ1 なら、ｄ0
のみが“Ｈ”になり、Ｂｉ≦Ａｍ ＜Ｂi+1 の時はｄi
のみが“Ｈ”になる。
図７（ａ）（ｂ）に示す。ｄi （１≦ｉ≦ｌ）は、ｃi
とｃi+1 のＥＸＮＯＲ出力になっている。但し、ｄ0 は
ｃ1の出力がそのまま入っている。Ａm ＜Ｂ1 なら、ｄ0
のみが“Ｈ”になり、Ｂｉ≦Ａｍ ＜Ｂi+1 の時はｄi
のみが“Ｈ”になる。
【００３１】図７（ｂ）に示すように、このｄi （０≦
ｉ≦ｌ）が、アドレスバッファ２３と加算回路をつなぐ
トランスファゲートＱi （０≦ｉ≦ｌ）と、ｉ加算回路
の出力側に設置されたトランスファゲートＱi'（０≦ｉ
≦ｌ）のゲートに入力されている。ｉ加算回路は、入力
にｉを加算する回路で、通常の全加算器からなってい
る。これにより、外部から入力されたアドレスＡm が、
不良ビットアドレスＢmのうち小さい方からｉ番目のも
の以上であり、ｉ＋１番目のもの未満の時には（Ｂi ≦
Ａm ＜Ｂi+1 ）、外部アドレスＡm にｉを加えて内部ア
ドレスＤm にするという変換を行うことができる。
ｉ≦ｌ）が、アドレスバッファ２３と加算回路をつなぐ
トランスファゲートＱi （０≦ｉ≦ｌ）と、ｉ加算回路
の出力側に設置されたトランスファゲートＱi'（０≦ｉ
≦ｌ）のゲートに入力されている。ｉ加算回路は、入力
にｉを加算する回路で、通常の全加算器からなってい
る。これにより、外部から入力されたアドレスＡm が、
不良ビットアドレスＢmのうち小さい方からｉ番目のも
の以上であり、ｉ＋１番目のもの未満の時には（Ｂi ≦
Ａm ＜Ｂi+1 ）、外部アドレスＡm にｉを加えて内部ア
ドレスＤm にするという変換を行うことができる。
【００３２】次に、外部から入力されたアドレスＡm が
不良アドレス記憶装置１１に記憶された不良ビットアド
レスの小さい方からｉ番目のもの以上でありｉ＋１番目
のもの未満の時には、外部アドレスにｉ加えて内部アド
レスにするという変換を行うもう一つの実施例の説明を
行う。
不良アドレス記憶装置１１に記憶された不良ビットアド
レスの小さい方からｉ番目のもの以上でありｉ＋１番目
のもの未満の時には、外部アドレスにｉ加えて内部アド
レスにするという変換を行うもう一つの実施例の説明を
行う。
【００３３】本実施例ではアドレス記憶装置１１には、
不良ビットのアドレスＢi が入力されていればよく、前
記実施例のようにその順番を問うことはない。また、ア
ドレス記憶装置１１はヒューズでも良いし、ＲＯＭでも
よい。アドレスコンパレータ１４には、前記実施例と同
じものを用いた。アドレス変換装置１６のブロック図を
図８に示す。アドレスコンパレータ１４の出力ｃi （０
≦ｉ≦ｌ）は、加算数算出回路１６−２に入力される。
加算数算出回路１６−２のブロック図を図９に示す。
不良ビットのアドレスＢi が入力されていればよく、前
記実施例のようにその順番を問うことはない。また、ア
ドレス記憶装置１１はヒューズでも良いし、ＲＯＭでも
よい。アドレスコンパレータ１４には、前記実施例と同
じものを用いた。アドレス変換装置１６のブロック図を
図８に示す。アドレスコンパレータ１４の出力ｃi （０
≦ｉ≦ｌ）は、加算数算出回路１６−２に入力される。
加算数算出回路１６−２のブロック図を図９に示す。
【００３４】この回路は、不良ビットのアドレスＢi と
外部から入力されたアドレスＡm が、Ｂi ≦Ａm の関係
を満たすようなＢi の個数を求めるものである。Ｂi ≦
Ａmの関係は、アドレスコンパレータ１４の出力ｃi
（０≦ｉ≦ｌ）のうちｃi が“Ｌ”のとき満たされるの
で、Ｂi ≦Ａm の関係を満たすようなＢに個数は、ｃi
のインバータ出力を加算することによって求められる。
加算はｃi を２つずつ組みにして加算し、その出力をま
た２つずつ組みにして加算するという操作を繰り返して
行う。第１段の加算は、１ビットずつの加算であるので
１ビットの加算器で十分であり、この出力は２ビットに
なるので、次段は２ビットずつの加算器を必要とする。
外部から入力されたアドレスＡm が、Ｂi ≦Ａm の関係
を満たすようなＢi の個数を求めるものである。Ｂi ≦
Ａmの関係は、アドレスコンパレータ１４の出力ｃi
（０≦ｉ≦ｌ）のうちｃi が“Ｌ”のとき満たされるの
で、Ｂi ≦Ａm の関係を満たすようなＢに個数は、ｃi
のインバータ出力を加算することによって求められる。
加算はｃi を２つずつ組みにして加算し、その出力をま
た２つずつ組みにして加算するという操作を繰り返して
行う。第１段の加算は、１ビットずつの加算であるので
１ビットの加算器で十分であり、この出力は２ビットに
なるので、次段は２ビットずつの加算器を必要とする。
【００３５】このようにして１≦２j となるｊ段まで加
算すると、Ｂi ≦Ａm の関係を満たすようなＢi の個数
を算出することができる。この出力ｇと、アドレスバッ
ファ２３に外部から入力されているアドレスＡm を加算
するのが、アドレス加算回路１６−３である。アドレス
加算回路１６−３の出力が、内部アドレスＤm になる。
これにより、外部から入力されたアドレスＡm が、不良
ビットアドレスＢm の打ち小さい方からｉ番目のもの以
上であり、ｉ＋１番目のもの未満の時には（Ｂi ≦Ａm
＜Ｂi+1 ）、外部アドレスＡm にｉを加えて内部アドレ
スＤm にするという変換を行うことができる。
算すると、Ｂi ≦Ａm の関係を満たすようなＢi の個数
を算出することができる。この出力ｇと、アドレスバッ
ファ２３に外部から入力されているアドレスＡm を加算
するのが、アドレス加算回路１６−３である。アドレス
加算回路１６−３の出力が、内部アドレスＤm になる。
これにより、外部から入力されたアドレスＡm が、不良
ビットアドレスＢm の打ち小さい方からｉ番目のもの以
上であり、ｉ＋１番目のもの未満の時には（Ｂi ≦Ａm
＜Ｂi+1 ）、外部アドレスＡm にｉを加えて内部アドレ
スＤm にするという変換を行うことができる。
【００３６】本実施例は前記実施例に比べて、アドレス
記憶装置１１に入力される不良ビットアドレスＢi は順
不同であるという利点を持つ。このことは、記憶装置の
フレキシビリティを増し、テスト時間等の大幅な短縮に
つながる。また、万一、アドレス記憶装置１１とアドレ
スコンパレータ１４の組みのうち１つが破壊されていて
も、それを使用しなければよく、全てのアドレス記憶装
置１１とアドレスコンパレータ１４の組みが動作しなけ
ればならない前記実施例に比べて、チップの歩留まりを
向上させることにもつながる。
記憶装置１１に入力される不良ビットアドレスＢi は順
不同であるという利点を持つ。このことは、記憶装置の
フレキシビリティを増し、テスト時間等の大幅な短縮に
つながる。また、万一、アドレス記憶装置１１とアドレ
スコンパレータ１４の組みのうち１つが破壊されていて
も、それを使用しなければよく、全てのアドレス記憶装
置１１とアドレスコンパレータ１４の組みが動作しなけ
ればならない前記実施例に比べて、チップの歩留まりを
向上させることにもつながる。
【００３７】次に、複数個の記憶素子のうちの一部の記
憶素子を外部からアクセスして使用する記憶装置で、不
良ビットアドレスに変換される外部アドレスＡm がない
ような外部アドレスＡm から内部アドレスＤm への変換
として、以下のようなものが考えられる。
憶素子を外部からアクセスして使用する記憶装置で、不
良ビットアドレスに変換される外部アドレスＡm がない
ような外部アドレスＡm から内部アドレスＤm への変換
として、以下のようなものが考えられる。
【００３８】不良ビットアドレスＢi と、それに代わる
アドレスＥi を記憶しておき、Ｂiにアクセスされたと
き（Ａm ＝Ｂi （０≦ｉ≦ｌ））には、Ｅi にアクセス
するよう（Ｄm ＝Ｅi ）にし、それ以外のとき（Ａm ≠
Ｂi （０≦ｉ≦ｌ））には、外部アドレスＡm を内部ア
ドレスとする（Ｄm ＝Ａm ）方法である。以下、この変
換を行う実施例の説明を行う。
アドレスＥi を記憶しておき、Ｂiにアクセスされたと
き（Ａm ＝Ｂi （０≦ｉ≦ｌ））には、Ｅi にアクセス
するよう（Ｄm ＝Ｅi ）にし、それ以外のとき（Ａm ≠
Ｂi （０≦ｉ≦ｌ））には、外部アドレスＡm を内部ア
ドレスとする（Ｄm ＝Ａm ）方法である。以下、この変
換を行う実施例の説明を行う。
【００３９】図１０は、本発明のさらに別の実施例に係
わる半導体記憶装置の概略構成を示すブロック図であ
る。外部から入力されるアドレスＡm （０≦Ａm ≦Ａma
x ）は、内部アドレスＤm （０≦Ｄm ≦Ｄmax ）に変換
されるが、このとき、Ａmax ＜Ｄmax となっている点
は、前述した実施例と同様である。
わる半導体記憶装置の概略構成を示すブロック図であ
る。外部から入力されるアドレスＡm （０≦Ａm ≦Ａma
x ）は、内部アドレスＤm （０≦Ｄm ≦Ｄmax ）に変換
されるが、このとき、Ａmax ＜Ｄmax となっている点
は、前述した実施例と同様である。
【００４０】外部から入力されたアドレスは、アドレス
バッファ２３に蓄えられる。１１は、アドレス記憶装置
で、内部アドレスのうちアクセスしないもの、即ち不良
ビットアドレスを記憶している。これはヒューズでもよ
いし、ＲＯＭでもよい。アドレス記憶装置１１はｌ個あ
り、ｉ番目（０≦ｉ≦ｌ）のアドレス記憶装置１１に蓄
えられている不良ビットアドレスはＢi である。
バッファ２３に蓄えられる。１１は、アドレス記憶装置
で、内部アドレスのうちアクセスしないもの、即ち不良
ビットアドレスを記憶している。これはヒューズでもよ
いし、ＲＯＭでもよい。アドレス記憶装置１１はｌ個あ
り、ｉ番目（０≦ｉ≦ｌ）のアドレス記憶装置１１に蓄
えられている不良ビットアドレスはＢi である。
【００４１】アドレスバッファ２３に蓄えられたアドレ
スＡm は、不良アドレス検知回路２５に送られる。ｉ番
目のアドレス検知回路２５の出力は２つある。１つはＲ
ＯＮで、外部アドレス無効回路２６に入力されていて、
もう一つは、ＲＯＮｉで、ｉ番目の代替アドレス出力装
置２８に入力されている。ｉ番目のアドレス検知回路２
５はｉ番目のアドレス記憶装置１１に記憶されたアドレ
スＢi が、アドレスバッファ２３に蓄えられた外部アド
レスと一致するか否かを検査する。一致した場合、出力
線を通して外部アドレス無効回路２６を働かせて外部ア
ドレスを無効にすると同時に、ｉ番目の代替アドレス出
力装置２８に代替アドレスを出力させる。ｉ番目の代替
アドレス出力装置２８は、ｉ番目のアドレス検知回路２
５の信号により、ｉ番目の代替アドレス記憶装置２７に
記憶されたアドレスを内部アドレスＤm として出力す
る。こうして変換された内部アドレスに従って、デコー
ダ１８がデコードした記憶素子１９をアクセスする。
スＡm は、不良アドレス検知回路２５に送られる。ｉ番
目のアドレス検知回路２５の出力は２つある。１つはＲ
ＯＮで、外部アドレス無効回路２６に入力されていて、
もう一つは、ＲＯＮｉで、ｉ番目の代替アドレス出力装
置２８に入力されている。ｉ番目のアドレス検知回路２
５はｉ番目のアドレス記憶装置１１に記憶されたアドレ
スＢi が、アドレスバッファ２３に蓄えられた外部アド
レスと一致するか否かを検査する。一致した場合、出力
線を通して外部アドレス無効回路２６を働かせて外部ア
ドレスを無効にすると同時に、ｉ番目の代替アドレス出
力装置２８に代替アドレスを出力させる。ｉ番目の代替
アドレス出力装置２８は、ｉ番目のアドレス検知回路２
５の信号により、ｉ番目の代替アドレス記憶装置２７に
記憶されたアドレスを内部アドレスＤm として出力す
る。こうして変換された内部アドレスに従って、デコー
ダ１８がデコードした記憶素子１９をアクセスする。
【００４２】図１１は、ｉ番目の不良アドレス記憶装置
１１と不良アドレス検知回路２５の一実施例に係わる回
路図である。図１２は、ｉ番目の代替アドレス記憶装置
２７と代替アドレス出力装置２８の一実施例に係わる回
路図である。図１３は、外部アドレス無効回路２６の一
実施例に係わる回路図である。この例では、外部から入
力されるアドレスを１４ビット（ａ0 〜ａ13）と考えて
いるが、何ビットになっても本実施例を適用することが
できる。
１１と不良アドレス検知回路２５の一実施例に係わる回
路図である。図１２は、ｉ番目の代替アドレス記憶装置
２７と代替アドレス出力装置２８の一実施例に係わる回
路図である。図１３は、外部アドレス無効回路２６の一
実施例に係わる回路図である。この例では、外部から入
力されるアドレスを１４ビット（ａ0 〜ａ13）と考えて
いるが、何ビットになっても本実施例を適用することが
できる。
【００４３】図１１中のＦ0 ，Ｆ0'〜Ｆ13，Ｆ13' はヒ
ューズであり、これが不良アドレス記憶装置１１であ
る。これをレーザで焼き切ることにより、アドレスを記
憶する。例えば、（ｉ＋１）ビット目（０≦ｉ≦１３）
のアドレスが“１”ならばＦiを焼き切り、“０”なら
ばＦi'を焼き切る。
ューズであり、これが不良アドレス記憶装置１１であ
る。これをレーザで焼き切ることにより、アドレスを記
憶する。例えば、（ｉ＋１）ビット目（０≦ｉ≦１３）
のアドレスが“１”ならばＦiを焼き切り、“０”なら
ばＦi'を焼き切る。
【００４４】Ｑ0 ，Ｑ0'〜Ｑ13，Ｑ13' はｎＭＯＳトラ
ンジスタで、そのゲートには、外部アドレス（ａ0 〜ａ
13）とその相補信号（／ａ0 〜／ａ13）が順番に入力さ
れている。ソースには、Ｆ0 〜Ｆ13' のヒューズが接続
されており、その先は接地されている。Ｑ0 〜Ｑ13' の
ドレイン側は共通端子／ＲＯＮｉに接続されている。／
ＲＯＮｉは、ＰＲ１によってｐＭＯＳトランジスタＱ14
を通してＶccにプリチャージされる。／ＲＯＮｉは、プ
リチャージ後ある程度時間をおいた信号ＰＲ２により、
ｎＭＯＳトランジスタＱ15を通してｎＭＯＳトランジス
タＱ16のゲートに接続される。Ｑ16のドレイン側は端子
ＲＯＮに接続され、ソース側は接地されている。ＲＯＮ
は、ＰＲ１によりｐＭＯＳトランジスタＱ17を通してＶ
ccにプリチャージされる。また、ＲＯＮｉは、インバー
タ２つによって、自分自身をラッチしている。
ンジスタで、そのゲートには、外部アドレス（ａ0 〜ａ
13）とその相補信号（／ａ0 〜／ａ13）が順番に入力さ
れている。ソースには、Ｆ0 〜Ｆ13' のヒューズが接続
されており、その先は接地されている。Ｑ0 〜Ｑ13' の
ドレイン側は共通端子／ＲＯＮｉに接続されている。／
ＲＯＮｉは、ＰＲ１によってｐＭＯＳトランジスタＱ14
を通してＶccにプリチャージされる。／ＲＯＮｉは、プ
リチャージ後ある程度時間をおいた信号ＰＲ２により、
ｎＭＯＳトランジスタＱ15を通してｎＭＯＳトランジス
タＱ16のゲートに接続される。Ｑ16のドレイン側は端子
ＲＯＮに接続され、ソース側は接地されている。ＲＯＮ
は、ＰＲ１によりｐＭＯＳトランジスタＱ17を通してＶ
ccにプリチャージされる。また、ＲＯＮｉは、インバー
タ２つによって、自分自身をラッチしている。
【００４５】また、／ＲＯＮｉは、ＰＲ２により、ｎＭ
ＯＳトランジスタＱ18を通してＲＯＮｉに接続される。
ＲＯＮｉは、ＰＲ１によりｎＭＯＳトランジスタＱ17を
通してＶssにプリチャージされる。また、ＲＯＮｉは、
インバータ２つによって、自分自身をラッチしている。
ＯＳトランジスタＱ18を通してＲＯＮｉに接続される。
ＲＯＮｉは、ＰＲ１によりｎＭＯＳトランジスタＱ17を
通してＶssにプリチャージされる。また、ＲＯＮｉは、
インバータ２つによって、自分自身をラッチしている。
【００４６】動作は以下のようにして行う。まず、アド
レスが入力される前はＰＲ１により／ＲＯＮｉは“Ｈ”
に、ＲＯＮは“Ｌ”に、ＲＯＮｉは“Ｌ”にプリチャー
ジされる。アドレスが入力され、不良アドレス記憶装置
１１に記憶されたアドレスと一致すると、／ＲＯＮｉは
“Ｌ”になり、不良アドレス記憶装置１１に記憶された
アドレスと一致しないと、／ＲＯＮｉは“Ｈ”のままで
ある。この後、ＰＲ２によって、Ｑ15とＱ18がＯＮす
る。／ＲＯＮｉが“Ｌ”のときは、ＲＯＮは“Ｈ”のま
まであり、ＲＯＮｉは“Ｌ”のままである。／ＲＯＮｉ
が“Ｈ”のときは、ＲＯＮは“Ｌ”になって、ＲＯＮｉ
は“Ｈ”になる。
レスが入力される前はＰＲ１により／ＲＯＮｉは“Ｈ”
に、ＲＯＮは“Ｌ”に、ＲＯＮｉは“Ｌ”にプリチャー
ジされる。アドレスが入力され、不良アドレス記憶装置
１１に記憶されたアドレスと一致すると、／ＲＯＮｉは
“Ｌ”になり、不良アドレス記憶装置１１に記憶された
アドレスと一致しないと、／ＲＯＮｉは“Ｈ”のままで
ある。この後、ＰＲ２によって、Ｑ15とＱ18がＯＮす
る。／ＲＯＮｉが“Ｌ”のときは、ＲＯＮは“Ｈ”のま
まであり、ＲＯＮｉは“Ｌ”のままである。／ＲＯＮｉ
が“Ｈ”のときは、ＲＯＮは“Ｌ”になって、ＲＯＮｉ
は“Ｈ”になる。
【００４７】Ｆ50〜Ｆ63はヒューズであり、これが代替
アドレス記憶装置２９である。これをレーザで焼き切る
ことにより、アドレスを記憶する。例えば、（ｉ＋１）
ビット目（０≦ｉ≦１３）のアドレスが“０”ならば、
Ｆ（５０＋ｉ）を焼き切り、“１”ならば焼き切らな
い。
アドレス記憶装置２９である。これをレーザで焼き切る
ことにより、アドレスを記憶する。例えば、（ｉ＋１）
ビット目（０≦ｉ≦１３）のアドレスが“０”ならば、
Ｆ（５０＋ｉ）を焼き切り、“１”ならば焼き切らな
い。
【００４８】ヒューズＦ50〜Ｆ63の一方の端子は接地さ
れており、もう一方の端子はｅ0 〜ｅ13の端子に接続さ
れている。ｅ0 〜ｅ13の端子はＰＲ１によりｐＭＯＳト
ランジスタＱ30〜Ｑ43を通してＶccにプリチャージされ
る。これによりヒューズＦ（５０＋ｉ）を切断したもの
のみ、ｅi の出力が“Ｈ”となり、上記のように記憶さ
れた代替アドレスが出力されることになる。
れており、もう一方の端子はｅ0 〜ｅ13の端子に接続さ
れている。ｅ0 〜ｅ13の端子はＰＲ１によりｐＭＯＳト
ランジスタＱ30〜Ｑ43を通してＶccにプリチャージされ
る。これによりヒューズＦ（５０＋ｉ）を切断したもの
のみ、ｅi の出力が“Ｈ”となり、上記のように記憶さ
れた代替アドレスが出力されることになる。
【００４９】ｅ0 〜ｅ13はそれぞれＲＯＮｉをゲート入
力とするｎＭＯＳトランジスタＱ50〜Ｑ63を通して内部
アドレスｄ0 〜ｄ13に接続されている。また、ａ0 〜ａ
13はそれぞれＲＯＮをゲート入力とするｎＭＯＳトラン
ジスタＱ70〜Ｑ83を通して内部アドレスｄ0 ｄ13に接続
されている。
力とするｎＭＯＳトランジスタＱ50〜Ｑ63を通して内部
アドレスｄ0 〜ｄ13に接続されている。また、ａ0 〜ａ
13はそれぞれＲＯＮをゲート入力とするｎＭＯＳトラン
ジスタＱ70〜Ｑ83を通して内部アドレスｄ0 ｄ13に接続
されている。
【００５０】これらの回路により、アドレスが入力さ
れ、不良アドレス記憶装置１１に記憶されたアドレスと
一致すると、ＲＯＮは“Ｌ”になって、ＲＯＮｉは
“Ｈ”になる。このときは外部アドレスＡm は出力され
ず、代替アドレスＤm が出力される。不良アドレス記憶
装置１１に記憶されたアドレスと一致しないと、ＲＯＮ
は“Ｈ”になって、ＲＯＮｉは“Ｌ”になる。このとき
は外部アドレスＡm が出力され、代替アドレスＤm は出
力されない。
れ、不良アドレス記憶装置１１に記憶されたアドレスと
一致すると、ＲＯＮは“Ｌ”になって、ＲＯＮｉは
“Ｈ”になる。このときは外部アドレスＡm は出力され
ず、代替アドレスＤm が出力される。不良アドレス記憶
装置１１に記憶されたアドレスと一致しないと、ＲＯＮ
は“Ｈ”になって、ＲＯＮｉは“Ｌ”になる。このとき
は外部アドレスＡm が出力され、代替アドレスＤm は出
力されない。
【００５１】以上のようにして、不良ビットアドレスＢ
i と、それに代わるアドレスＥi を記憶しておき、Ｂi
にアクセスされたとき（Ａm ＝Ｂi （０≦１≦ｌ））に
は、Ｅi にアクセスするよう（Ｄm ＝Ｅi ）にし、それ
以外のとき（Ａm ≠Ｂi （０≦ｉ≦ｌ））には、外部ア
ドレスＡm を内部アドレスとする（Ｄm ＝Ａm ）ことが
できる。デコーダに関しては、従来よりも、アドレスビ
ット数が１ビット増加する分だけ複雑になる。
i と、それに代わるアドレスＥi を記憶しておき、Ｂi
にアクセスされたとき（Ａm ＝Ｂi （０≦１≦ｌ））に
は、Ｅi にアクセスするよう（Ｄm ＝Ｅi ）にし、それ
以外のとき（Ａm ≠Ｂi （０≦ｉ≦ｌ））には、外部ア
ドレスＡm を内部アドレスとする（Ｄm ＝Ａm ）ことが
できる。デコーダに関しては、従来よりも、アドレスビ
ット数が１ビット増加する分だけ複雑になる。
【００５２】なお、本発明は上述した実施例に限定され
るものではない。実施例では、Ｘアドレスに関して不良
ビットのアドレス記憶、アドレスシフトを行ったが、Ｙ
アドレスに関して同様にアドレス記憶、アドレスシフト
を行うようにしてもよい。不良ビットがＸアドレス側に
偏在するかＹアドレス側に偏在するか応じてＸ又はＹを
選択すればよい。不良ビットの偏在が予め分かっていな
い場合は、Ｘ，Ｙ双方に関して不良ビットのアドレス記
憶、アドレスシフトの機能を持たせ、実際にテストした
結果に応じてＸ又はＹを選択するようにしてもよい。
るものではない。実施例では、Ｘアドレスに関して不良
ビットのアドレス記憶、アドレスシフトを行ったが、Ｙ
アドレスに関して同様にアドレス記憶、アドレスシフト
を行うようにしてもよい。不良ビットがＸアドレス側に
偏在するかＹアドレス側に偏在するか応じてＸ又はＹを
選択すればよい。不良ビットの偏在が予め分かっていな
い場合は、Ｘ，Ｙ双方に関して不良ビットのアドレス記
憶、アドレスシフトの機能を持たせ、実際にテストした
結果に応じてＸ又はＹを選択するようにしてもよい。
【００５３】また、メモリセルはＤＲＡＭに何等限定さ
れるものではなく、他の種類、例えばＳＲＡＭ，ＥＰＲ
ＯＭ，ＥＥＰＲＯＭ等を使用することができる。その
他、本発明の要旨を逸脱しない範囲で、種々変形して実
施することができる。
れるものではなく、他の種類、例えばＳＲＡＭ，ＥＰＲ
ＯＭ，ＥＥＰＲＯＭ等を使用することができる。その
他、本発明の要旨を逸脱しない範囲で、種々変形して実
施することができる。
【００５４】
【発明の効果】以上詳述したように本発明によれば、不
良ビットのメモリのＸアドレスを記憶する手段と、不良
ビットアドレスＸe の入力によりＸe+m の内部アドレス
を発生する手段とを設けることにより、冗長メモリセル
のテストを可能にすることができ、さらに冗長メモリを
必ずしも隣接しないメモリマットの不良ビット救済にも
利用することができ、これにより不良ビットを不良冗長
メモリに置換することなく確実に救済することができ、
かつ救済効率の向上をはかり得る半導体記憶装置を実現
することが可能となる。
良ビットのメモリのＸアドレスを記憶する手段と、不良
ビットアドレスＸe の入力によりＸe+m の内部アドレス
を発生する手段とを設けることにより、冗長メモリセル
のテストを可能にすることができ、さらに冗長メモリを
必ずしも隣接しないメモリマットの不良ビット救済にも
利用することができ、これにより不良ビットを不良冗長
メモリに置換することなく確実に救済することができ、
かつ救済効率の向上をはかり得る半導体記憶装置を実現
することが可能となる。
【図１】本発明の一実施例に係わる半導体記憶装置の基
本構成を示すブロック図。
本構成を示すブロック図。
【図２】実施例に用いたメモリセルアレイのアドレス構
成を示す図。
成を示す図。
【図３】不良ビットに対応するアドレスシフトの様子を
説明するための図。
説明するための図。
【図４】従来の半導体記憶装置の基本構成を示すブロッ
ク図。
ク図。
【図５】実施例に係わる半導体記憶装置のより具体的な
構成を示すブロック図。
構成を示すブロック図。
【図６】アドレスコンパレータを示す回路図。
【図７】アドレス変換装置を示す回路図。
【図８】アドレス変換装置を示すブロック図。
【図９】加算数算出回路を示すブロック図。
【図１０】別の実施例に係わる半導体記憶装置の概略構
成を示すブロック図。
成を示すブロック図。
【図１１】不良アドレス記憶装置及び不良アドレス検知
回路を示す回路図。
回路を示す回路図。
【図１２】代替アドレス記憶装置及び代替アドレス出力
装置を示す回路図。
装置を示す回路図。
【図１３】外部アドレス無効回路を示す回路図。
１１…不良ビットアドレスメモリ １２…不良ビットアドレスの出力バス １３…外部アドレスバス １４…アドレス比較器 １５…アドレス比較結果の出力バス １６…内部アドレス演算器 １７…内部アドレスバス １８…Ｘデコーダ １９…メモリセルアレイ ２０…テストモード検知器 ２１…テストモードフラッグの出力バス ２２…外部ピン入力信号
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/10 ４７１
Claims (14)
- 【請求項１】ＸＹ方向にアレイ状に配設されるメモリセ
ルアレイを有する半導体記憶装置において、 Ｘアドレス及びＹアドレスで定義されるメモリセルのう
ち、不良ビットのメモリセルの少なくともＸアドレスを
記憶する手段と、外部から前記不良ビットのアドレスに
相当するＸアドレスＸe が入力されるとき、内部アドレ
スとしてＸe+m（ｍは正又は負の整数）を発生する手段
とを具備してなることを特徴とする半導体記憶装置。 - 【請求項２】外部から前記不良ビットのアドレスに相当
するＸアドレスＸe 及びＸe よりも上位のアドレスＸi
が入力されるとき、内部アドレスとしてＸi+m （ｍは正
又は負の整数）を発生する手段を有することを特徴とす
る請求項１記載の半導体記憶装置。 - 【請求項３】前記メモリセルアレイに複数の不良ビット
が存在し、そのＸアドレスが下位からＸej（ｊ＝１，
２，…）である場合、外部アドレスとしてＸO からＸ
e1-1 までのアドレスＸi が入力されるとき、内部アド
レスとして外部アドレスと同じアドレスＸi を発生し、
外部アドレスとしてＸej-(j-1)からＸe(j+1)-(j+1)まで
のアドレスが入力されるときには、内部アドレスとして
外部アドレスにｊを加えたアドレスＸi+j を発生する手
段を有することを特徴とする請求項１記載の半導体記憶
装置。 - 【請求項４】Ｘアドレスをカラム又はロウアドレスと
し、Ｙアドレスをロウ又はカラムアドレスとしたことを
特徴とする請求項１記載の半導体記憶装置。 - 【請求項５】ＸＹ方向にアレイ状に配設されるメモリセ
ルアレイを有する半導体記憶装置において、 不良ビットのメモリセルのＸアドレス及びＹアドレスを
記憶する記憶手段と、不良ビットの偏在に応じてアドレ
スシフトすべきアドレスＸ，Ｙのいずれかを選択する手
段と、外部から前記不良ビットアドレスに相当する前記
選択されたＸアドレスＸe 又はＹアドレスＹe が入力さ
れるとき、内部アドレスとしてＸe+m 又はＹe+m （ｍは
正又は負の整数）を発生する手段とを具備してなること
を特徴とする半導体記憶装置。 - 【請求項６】少なくともＸ方向にアレイ状に配設される
メモリセルアレイを有する半導体記憶装置において、外
部から入力されるＸアドレスを内部のＸアドレスに変換
する操作において、アクセスされない内部Ｘアドレスを
任意に規定できるアドレス変換回路を有することを特徴
とする半導体記憶装置。 - 【請求項７】請求項６記載の半導体記憶装置において、
複数の不良アドレスを記憶する手段と該アドレスと外部
から入力されるアドレスの大小を比較する手段を具備
し、前記外部から入力されるアドレスと等しいか若しく
は小さい不良アドレスの個数を出力する手段を具備する
ことを特徴とする半導体記憶装置。 - 【請求項８】請求項７記載の半導体記憶装置において、
前記外部入力されたアドレスと等しいか若しくは小さい
不良アドレスの個数を外部アドレスに加算して内部アド
レスを発生することを特徴とする半導体記憶装置。 - 【請求項９】請求項７記載の半導体記憶装置において、
前記外部入力されたアドレスと等しいか若しくは小さい
不良アドレスの個数を出力する手段は、１ビットの不良
アドレスを記憶する手段を有することを特徴とする半導
体記憶装置。 - 【請求項１０】請求項６記載の半導体記憶装置におい
て、外部から入力されるＸアドレスから内部のＸアドレ
スに変換を行う際、任意に規定したアドレスに対応した
外部アドレスが入力した際に予め記憶させた内部Ｘアド
レスを発生する手段を有することを特徴とする半導体記
憶装置。 - 【請求項１１】請求項６記載の半導体記憶装置におい
て、外部アドレス若しくはそれを検知増幅したアドレス
と内部で発生したアドレスを切り替えて伝達することが
可能な内部アドレスバスを有することを特徴とする半導
体記憶装置。 - 【請求項１２】請求項１１記載の半導体記憶装置におい
て、前記内部アドレスバスの論理バス幅が前記外部アド
レスの論理バス幅より広いことを特徴とする半導体記憶
装置。 - 【請求項１３】請求項１０記載の半導体記憶装置におい
て、不良アドレスを記憶する手段と、外部アドレスと該
不良アドレスを比較する手段と、該外部アドレスが該不
良アドレスと一致した際予め記憶していた内部アドレス
を内部アドレスバスに出力する手段を具備したを特徴と
する半導体記憶装置。 - 【請求項１４】請求項１３記載の半導体記憶装置におい
て、前記記憶される内部アドレスを記憶する手段とし
て、電気的或いはレーザ光により切断されるヒューズを
用いることを特徴とする半導体記憶装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30404094A JP3281203B2 (ja) | 1994-12-07 | 1994-12-07 | 半導体記憶装置 |
| US08/567,688 US5684746A (en) | 1994-12-07 | 1995-12-05 | Semiconductor memory device in which a failed memory cell is placed with another memory cell |
| KR1019950046692A KR0180064B1 (ko) | 1994-12-07 | 1995-12-05 | 반도체 기억장치 |
| DE19545743A DE19545743B4 (de) | 1994-12-07 | 1995-12-07 | Halbleiterspeichervorrichtung mit Speicherzellenmatrix |
| CN95120239A CN1088898C (zh) | 1994-12-07 | 1995-12-07 | 半导体存储装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30404094A JP3281203B2 (ja) | 1994-12-07 | 1994-12-07 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08162538A true JPH08162538A (ja) | 1996-06-21 |
| JP3281203B2 JP3281203B2 (ja) | 2002-05-13 |
Family
ID=17928333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30404094A Expired - Fee Related JP3281203B2 (ja) | 1994-12-07 | 1994-12-07 | 半導体記憶装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5684746A (ja) |
| JP (1) | JP3281203B2 (ja) |
| KR (1) | KR0180064B1 (ja) |
| CN (1) | CN1088898C (ja) |
| DE (1) | DE19545743B4 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09106695A (ja) * | 1995-08-17 | 1997-04-22 | Hyundai Electron Ind Co Ltd | フラッシュメモリセルのリペア回路及びリペア方法 |
| US6115828A (en) * | 1997-04-28 | 2000-09-05 | Fujitsu Limited | Method of replacing failed memory cells in semiconductor memory device |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5996096A (en) * | 1996-11-15 | 1999-11-30 | International Business Machines Corporation | Dynamic redundancy for random access memory assemblies |
| US5933378A (en) * | 1998-02-26 | 1999-08-03 | Micron Technology, Inc. | Integrated circuit having forced substrate test mode with improved substrate isolation |
| US6188618B1 (en) * | 1998-04-23 | 2001-02-13 | Kabushiki Kaisha Toshiba | Semiconductor device with flexible redundancy system |
| JP3880210B2 (ja) * | 1998-08-04 | 2007-02-14 | エルピーダメモリ株式会社 | 半導体装置 |
| JP2000268598A (ja) | 1999-03-18 | 2000-09-29 | Toshiba Corp | 半導体メモリのリダンダンシイ回路 |
| JP2001143494A (ja) | 1999-03-19 | 2001-05-25 | Toshiba Corp | 半導体記憶装置 |
| US6278643B1 (en) * | 2000-08-22 | 2001-08-21 | Micron Technology, Inc. | Column redundancy for prefetch |
| US11037613B2 (en) * | 2019-07-17 | 2021-06-15 | Micron Technology, Inc. | Implementations to store fuse data in memory devices |
| KR102245915B1 (ko) | 2020-09-24 | 2021-04-29 | 윤혜영 | 블록체인 기반 저작콘텐츠 모니터링 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2734705B2 (ja) * | 1989-12-25 | 1998-04-02 | 日本電気株式会社 | 半導体記憶装置 |
| JP2600018B2 (ja) * | 1990-09-29 | 1997-04-16 | 三菱電機株式会社 | 半導体記憶装置 |
-
1994
- 1994-12-07 JP JP30404094A patent/JP3281203B2/ja not_active Expired - Fee Related
-
1995
- 1995-12-05 KR KR1019950046692A patent/KR0180064B1/ko not_active IP Right Cessation
- 1995-12-05 US US08/567,688 patent/US5684746A/en not_active Expired - Lifetime
- 1995-12-07 CN CN95120239A patent/CN1088898C/zh not_active Expired - Fee Related
- 1995-12-07 DE DE19545743A patent/DE19545743B4/de not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09106695A (ja) * | 1995-08-17 | 1997-04-22 | Hyundai Electron Ind Co Ltd | フラッシュメモリセルのリペア回路及びリペア方法 |
| US6115828A (en) * | 1997-04-28 | 2000-09-05 | Fujitsu Limited | Method of replacing failed memory cells in semiconductor memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3281203B2 (ja) | 2002-05-13 |
| US5684746A (en) | 1997-11-04 |
| DE19545743B4 (de) | 2007-11-29 |
| DE19545743A1 (de) | 1996-06-13 |
| KR960026782A (ko) | 1996-07-22 |
| KR0180064B1 (ko) | 1999-03-20 |
| CN1132914A (zh) | 1996-10-09 |
| CN1088898C (zh) | 2002-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6603689B2 (en) | Semiconductor memory device having redundancy system | |
| JP2575919B2 (ja) | 半導体記憶装置の冗長回路 | |
| JP3822412B2 (ja) | 半導体記憶装置 | |
| US7911872B2 (en) | Column/row redundancy architecture using latches programmed from a look up table | |
| KR950003013B1 (ko) | 틀림정정회로를 가지는 이이피롬 | |
| JP2530610B2 (ja) | 半導体記憶装置 | |
| US5461587A (en) | Row redundancy circuit and method for a semiconductor memory device with a double row decoder | |
| US6163489A (en) | Semiconductor memory having multiple redundant columns with offset segmentation boundaries | |
| JPH0877791A (ja) | 半導体メモリ装置のカラム冗長方法及びその回路 | |
| JPH03162800A (ja) | 半導体メモリ装置 | |
| US6041422A (en) | Fault tolerant memory system | |
| EP0215485B1 (en) | Semiconductor memory device | |
| KR20030066074A (ko) | 반도체 메모리 장치, 및 이 장치의 불량 셀 어드레스프로그램 회로 및 방법 | |
| JPH08162538A (ja) | 半導体記憶装置 | |
| US20060044918A1 (en) | Semiconductor memory devices having column redundancy circuits therein that support multiple memory blocks | |
| US6591384B1 (en) | Comparable circuits for parallel testing DRAM device | |
| KR100855994B1 (ko) | 플래시 메모리 장치 및 그 구동방법 | |
| KR100379556B1 (ko) | 반도체 메모리의 컬럼 리페어 장치 | |
| US20060077733A1 (en) | Memory structure with repairing function and repairing method thereof | |
| JP2804863B2 (ja) | 高効率ｄｒａｍ冗長回路 | |
| JPS62250599A (ja) | 半導体メモリ装置 | |
| KR100871691B1 (ko) | 병렬 비트 테스트 방법 및 그 방법을 사용하는 반도체메모리 장치 | |
| JP4519786B2 (ja) | 半導体記憶装置 | |
| KR0172748B1 (ko) | 플래쉬 메모리 장치 | |
| KR20020080472A (ko) | 메모리 뱅크의 결함 정정을 위한 어드레스 디코딩 시스템및 그 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |