KR960016737B1 - 마이크로컨트롤러의 디스플레이용 듀얼포트 에스램 - Google Patents

Abstract

요약없음

Description

마이크로컨트롤러의 디스플레이용 듀얼포트 에스램

제1도는 종래기술에 의한 디스플레이용 듀얼포트 에스램의 메모리쎌구조를 보여주는 회로도.

제2도는 제1도의 메모리셀과 접속하는 비트라인상에 형성되는 센스앰프의 회로구성을 보여주는 도면.

제3도는 본 발명에 의한 디스플레이용 듀얼포트 에스램의 메모리쎌구조를 보여주는 회로도.

제4도는 본 발명에 의한 디스플레이용 비트라인 전압보상회로의 구성을 보여주는 도면.

본 발명은 마이크로컨트롤러 (micro controller)에 관한 것으로, 특히 마이크로 컨트롤러내의 구비되며 소망의 데이타를 디스플레이(display)하기 위한 디스플레이용 듀얼포트 에스램(dual-port SRAM : static RAM)에 관한 것이다.

본 명세서 전반에 걸쳐 사용될 "마이크로컨트롤러"라는 용어는, 이 기술분야에 마이컴(MICOM) 또는 약칭해서 마이크로프로세서(micro processor)등과 같이 여러가지 용어로 사용되고 있으나 본 명세서상에서는 마이크로컨트롤러라 통칭될 것이며, 이에 대한 정의로서 동일칩상에 마이크로프로세서와 CPU가 모두 장착된 그리고 디스플레이 기능을 가지는 그러한 장치로 정의되며, 이에 대한 용어 출처는 예컨대 미합죽국의 인텔(intel)사의 1985년도판 데이타북(data book)의 제4장을 통해 알수 있음을 미리 밝혀둔다.

마이크로컨트롤러는, 통상적으로 동일칩상에 중앙처리장치로서의 CPU(central process unit)와, 타이머등과 같은 주변(peripheral)회로와, 리드온리메모리(ROM)와, 노멀(normal) 에스램과, 디스플레이용 에스램 등을 탑재하고 있음은 상기의 데이타북에 나와 있는 바와 같이 기술분야에 잘 알려져 있다. 여기에서 디스플레이용 에스램은, 마이크로컨트롤러의 디스플레이 기능을 실행시키기 위한 메모리(memory)소자로서 CPU가 디스플레이하고자 하는 데이타를 사용자(user)의 프로그램에 따라 보관하게 된다. 예컨대 액정디스플레이용 드라이버(LCD driver)를 내장하는 마이크로컨트롤러에서 사용자의 프로그램에 따라 CPU는 디스플레이할 데이타(1 또는 0)를 각 해당하는 램내의 메모리쎌(memory cell)에 자장 또는 라이트(write)하게 된다. 이렇게 라이트된 데이타는 별도의 클럭소오스(이하 "서브클럭(sub clock")이라 약칭함; 마이크로컨트롤러에는, CPU클럭인 메인(clock)과 이 메인클럭보다 주파수속도가 느린 서브클럭을 발생시키며, 동시에 이들 클럭을 각각 발진하기 위한 발진회로(oscillator)들을 별도로 내장한다.)에 동기되어 디스플레이된다. 이때 액정디스플레이용 드라이버의 경우 메인클럭이 아닌 서브클럭을 사용하는 이유는 아이들모드(idle mode) 또는 정지모드(stop mode)시에 CPU의 명령과 무관하게 디스플레이를 계속적으로 수행하여야 하기 때문이다. 여기서 아이들모드 또는 정지모드는 전류소비의 억제를 위해 메인클럭이 멈추는 모드를 나타낸다. 한편 서브클럭은 주파수가 빠르지 않아도 되기 때문에 주로 전류소비 억제용클럭으로 32,768Hz정도로 되며, 예컨대 포터블(portable)게임기에서 사용중이 아닌 경우에 게임기 액정위에 시계를 동작시키는 것 등에 사용이 된다.

이러한 디스플레이동작을 위해 사용되는 통상의 디스플레이용 에스램은 CPU와 리드/라이트동작을 수행하기 위한 경로(path)와, 디스플레이되는 포트(port)쪽으로 나가는 2개의 경로를 모두 가지는 듀얼포트(dual port)에스램을 사용하여야만 한다. 이와 관련하여 제1도는 디스플레이용 에스램으로 사용되는 통상의 듀얼포트 에스램의 쎌 구조를 보여주는 회로도이다. 제1도의 구성은 메모리쎌 하나를 도시하고 있으며, 제1도의 행(row)과 열(column)방향으로 각각 다수개로씩 더 구비된다. 제1도의 구성상 특징은, 구성요소로서의 트랜지스터가 8개로 이루어진 메모리쎌을 나타내며, 비트라인 BL1,과 비트라인 BL2,가 각각 서로 다른 입출력포트와 연결하고 있는 것이다. 즉, 비트라인 BL1,가 CPU와 리드/라이트 되는 입출력포트와 연결된다고 가정하면, 비트라인 BL2,는 디스플레이쪽의 입출력포트와 연결된다. 쎌에 저장되는 데이타는 접속노드 10 및 12에 저장하게 되며, 여기에 저장된 데이타는 패스게이트 14, 16 또는 18, 20을 통하여 CPU와 또는 디스플레이되는 경로로 출력하게 된다. 그래서 워드라인 WL1은 CPU와 리드/라이트 되는 입출력포트로부터 입력되는 어드레스의 디코오딩(decoding)에 의해 선택되고, 또한 워드라인 WL2는 디스플레이되는 입출력포트로 부터 입력되는 어드레스의 디코오딩에 의해 선택된다.

한편 제1도의 듀얼포트 에스램은 데이타의 리드 또는 라이트동작시 데이타의 차동증폭을 통해서 안정한 전압레벨로 리드 또는 라이트되도록 하기 위하여 제2도와 같은 공지의 센스앰프(sense amplifier)30을 동일칩상에 존재하는 각 비트라인 쌍 마다 하나씩 구비하게 된다. 제2도의 센스앰프 30의 구성을 보면, 전원전압 VCC단자와 비트라인사이에 채널이 형성되고 선충전신호인 ψPRE를 게이트입력하는 트랜지스터 22와, 전원전압 VCC단자와 비트라인 BL사이에 채널이 형성되고 선충전 신호인 ψPRE를 게이트입력하는 트랜지스터 24와, 전원전압 VCC단자와 비트라인사이에 채널이 형성되고 비트라인 BL에 게이트접속되는 트랜지스터 26과, 전원전압 VCC단자와 비트라인 BL사이에 채널이 형성되고 비트라인에 게이트접속되는 트랜지스터 28로 이루어진다. 이러한 센스앰프 30은 비트라인 BL 및에 실리는 데이타를 서로 차동(differential) 증폭시켜주기 위한 회로이다. 세스앰프 30을 구성하는 트랜지스터 22,24는 선충전신호인 ψPRE의 제어에 의해 스위칭동작하는 선충전트랜지스터 (precharge transistor)이다. 그래서 비트라인 BL과는 클럭 S2에 따른 선충전트랜지스터 22,24의 선충전동작에 의해 소망시마다 전원전압 VCC레벨로 선충전하게 된다. 이러한 구성에서 제1도의 메모리쎌에 저장된 데이타의 센싱동작을 살펴본다. 임의의 메모리셀이 선택되지 않을 시에는 선충전신호 ψPRE신호가 "로우(low)"로 공급됨에 의해 비트라인 BL 및은 각각 전원전압 VCC레벨로 선충전상태를 유지한다. 그러다가 예정된 어드레스(address)의 디코오딩에 의해 특정 메모리셀이 선택된다. 이렇게 선택된 후에는 그 데이타값이 비트라인 BL 또는과 차아지셰어링(charge sharing)동작을 통해서 전송된다. 그러면 비트라인 BL과는 서로 전위차이가 발생하게 된다. 이 전위차이는 센스앰프 30을 통해서 증폭된다. 예컨대 비트라인 BL에 걸리는 전압레벨이 접지전압 레벨인 GND 레벨(또는 데이타 '0')쪽으로 낮아지려고 할 시에는 이 센스앰프 30의 차동증폭에 의해 비트라인은 BL은 완전한 GND레벨(또는 데이타 '0')로 그리고 비트라인는 계속해서 완전한 전원전압 VCC(또는 데이타 '1')을 유지하게 된다.

한편 제1도의 메모리쎌 구조 그리고 제2도의 센스앰프 30을 가지는 종래의 디스플레이용 듀얼포트 에스램은, 하나의 메모리쎌에 노멀 리드/라이트동작을 위한 제1비트라인쌍과 디스플레이용 비트라인쌍이 필요로 되고, 또한 이들 비트라인쌍 각각에는 하나의 센스앰프를 독립적으로씩 구비하여야 함에 의해 칩 면적의 불가피한 증가를 피할 수 없는 문제가 발생하여 왔다. 이러한 문제는 실제적으로 마이크로컨트롤러의 동일칩상에서 디스플레이용 듀얼포트램이 점유하는 면적이 제일 크게 되는 현상을 야기시켰다. 한편 이 기술분야에 통상의 사실인 바와 같이 비트라인은 자체에 기생캐패시턴스(parasitic capacitance)를 가지게 되는데, 이러한 현상은 비트라인을 통상적으로 폴리실리콘(poly-silicon)으로 제조형성하는 공정상 불가피한 것이다. 그래서 이러한 기생캐패시터는 전압의 변동에 대해 커플링현상을 야기시키게 된다. 그래서 제1도의 경우 하나의 메모리쎌에 2개의 비트라인쌍이 필요로 됨에 따라 예컨대 제1도에서 노멀 워드라인 WL1과 디스플레이용 워드라인 WL2가 동시에 활성화되는 경우 상대적으로 비트라인상의 기생캐패시턴스가 2배로 발생되어 메모리쎌노드로부터 비트라인으로 또는 비트라인으로부터 메모리쎌노드로의 데이타 전송시 차아지셰어링동작이 제대로 이루어지지 않는 결과가 유발된다. 즉, 노멀 리드/라이트용 비트라인에 '0'데이타가 실리고 디스플레이용 비트라인에 '1'데이타가 실리는 경우에 있어서, 노멀 워드라인과 디스플레이용 워드라인이 동시에 활성화되면 노멀 리드/라이트용 비트라인이 '1'데이타로 반전될 수 있게 된다. 이러한 현상은 제2도와 같은 센스앰프의 개량여지에 따라 어느정도 억제할 수 있다고 가정하더라도, 제조공정상 그리고 센싱동작시 비트라인 캐패시턴스의 값은 얼마든지 가변적이어서 불안정하게 되는 바, 이는 수율(yield)의 저하와 같이 생산성에 중대한 영향을 미칠 수 있는 것으로 평가되어 왔다.

따라서 본 발명의 목적은 마이크로컨트롤러에서의 점유면적이 최대한 축소되도록 하는 디스플레이용 듀얼포트 에스램을 제공함에 있다.

본 발명의 다른 목적은 단가상승이 최대한 억제되고 수율향상이 이루어지도록 하는 마이크로컨트롤러의 디스플레이용 듀얼포트 에스램을 제공함에 있다.

본 발명의 또다른 목적은 메모리쎌데이타의 차아지셰어링 동작이 안정적으로 이루어지는 디스플레이용 듀얼포트 에스램을 제공함에 있다.

본 발명의 또다른 목적은 비트라인상에 형성되는 기생캐패시턴스에 의한 차아지셰어링동작의 불안정한 문제가 해결되어 마이크로컨트롤러에서의 안정적인 디스플레이동작을 도모하는 디스플레이용 듀얼포트 에스램을 제공함에 있다.

본 발명의 또다른 목적은 디스플레이용 쎌데이타의 증폭을 위하여 동일칩상의 각각의 디스플레이용 비트라인상에 형성되는 센스앰프들을 구비하지 않고도 신뢰성 있는 데이타의 차아지셰어링동작을 수행하고, 또한 마이크로컨트롤러내에서의 점유면적도 최소화하는 디스플레이용 듀얼포트 에스램을 제공함에 있다.

이러한 본 발명의 목적들을 최적으로 달성하기 위한 본 발명은, 마이크로컨트롤러의 디스플레이기능을 수행하도록 하는 디스플레이용 듀얼포트 에스램을 향한 것이다.

상기 본 발명에 의한 디스플레이용 듀얼포트 에스램은, 듀얼포트 메모리쎌이, 쎌노드를 가지는 노멀 에스램 메모리쎌과, 이 노멀 에스램 메모리쎌의 쎌노드와의 데이타 전송동작을 위한 쌍으로 이루어진 노멀 비트라인과, 이 노멀 비트라인과 동일칩상에 평행하게 배열되는 단일선으로 이루어지는 디스플레용 비트라인과, 상기 쎌노드에 게이트접속되고 드레인단자가 상기 디스플레이용 비트라인에 접속되는 제1트랜지스터와, 소오스전원단자와 상기 제1트랜지스터의 소오스단자사이에 채널이 형성되고 디스플레이용 워드라인에 의해 제어되는 제2트랜지스터로 이루어짐을 특징으로 한다.

본 발명에 의한 디스플레이용 듀얼포트 에스램은, 메모리쎌에 저장된 데이타를 디스플레이할 시에 단일선으로 이루어지는 디스플레이용 비트라인을 통해 리드하기 위한 경로만을 가진다.

이하 본 발명의 바람직한 실시예가 첨부된 도면의 참조와 함께 상세히 설명될 것이다.

여기에서 사용되는 "듀얼포트 에스램"이라는 용어는 입출력계통이 2군데로 되는 메모리소자로서, 하나는 CPU와 정상적인 리드/라이트동작을 수행하기 위한 입출력단자로 되고, 나머지 하나의 CPU와의 액세스와는 별도로 LCD와 같은 곳과 디스플레이동작을 수행하기 위한 입출력단자로 되는 메모리소자를 나타낸다. "노멀 에스램 메모리쎌"이라는 용어는 통상의 노멀 에스램과 그 메모리쎌 구조를 같이 하는 것으로서, 6개의 트랜지스터로 또는 2개의 저항과 4개의 트랜지스터로 이루어지는 하나의 메모리쎌에 연결되는 비트라인이 한쌍(pair)으로 이루어지고, 또한 워드라인도 하나의 워드라인이 연결되는 그러한 메모리쎌 구성을 가지는 에스램을 나타낸다. 그 외의 용어의 정의에 대하여 삼성(samsung)사의 1993년도판 데이타북에 나타난 마이크로컨트롤러 그리고 이에 내장된 디스플레이용 에스램에 관한 내용에서 참조될 수 있다.

제3도는 본 발명에 의한 디스플레이용 듀일포트 에스램의 메모리쎌 구조를 보여주는 회로도이다. 본 발명에 의한 디스플레이용 듀얼포트 에스램의 구성은, 도시된 바와 같이, 쎌노드 40 및 42를 가지는 노멀 에스램 메모리쎌(32,34,36,38,40,42,44,46)과, 이 노멀 에스램 메모리쎌(32,34,36,38,40,42,44,46)의 쎌노드 40 및 42와의 데이타 전송동작을 위한 쌍으로 이루어진 노멀 비트라인 BL,와, 이 노멀 비트라인 BL,와 동일칩상에 평행하게 배열되는 단일선으로 이루어지는 디스플레이용 비트라인 DBL과, 상기 쎌노드 중 42에 게이트접속되고 드레인단자가 상기 디스플에이용 비트라인 DBL에 접속되는 제1트랜지스터 48과, 소오스전원단자와 상기 제1트랜지스터 48의 소오스단자사이에 채널이 형성되고 디스플레이용 워드라인 DWL에 의해 제어되는 제2트랜지스터 50으로 이루어진다. 제3도의 구성에서, 제1트랜지스터 48 및 제2트랜지스터 50은 각각 엔모오스(NMOS)트랜지스터로 실시되었다. 그리고 이 제1트랜지스터 48 및 제2트랜지스터 50은 노멀 에스램 메모리셀(32,34,36,38,40,42,44,46)의 쎌노드 40 및 42중 42에 접속된 것을 보여주고 있다. 이러한 구성상의 특징은, 본 발명에 의한 디스플레이용 듀얼포트 에스램이 디스플레이 동작을 수행하기 위한 경로로서 디스플레이용 비트라인을 쌍(pair)으로 하지 않고 하나만 형성하여 리드(read)용 경로로서 하였고, 또한 이때의 리드동작을 제1트랜지스터의 48 및 제2트랜지스터 50에 의해 구동되도록 한 것이다. 제3도와 같이 메모리쎌 구성을 하게 됨에 의해 제1도와 같은 종래의 디스플레이용 듀얼포트 에스램보다 메모리쎌의 크기를 줄일 수 있게 되고, 또한 이로부터 동일칩의 면적도 축소할 수 있게 된다.

제3도의 구성을 가지는 본 발명에 의한 듀얼포트 에스램은 디스플레이용 비트라인에 전압을 보상하여 주기위한 별도의 회로구성이 필요로 되는데 이에 대한 것이 제4도에 도시되어 있다. 제4도는 디스플레이용 비트라인 전압보상회로로서, 그 구성은, 디스플레이용 비트라인을 전원전압 VCC레벨로 선충전하는 선충전트랜지스터 52와, 디스플레이용 비트라인에 실린 전압을 출력포트로 드라이브하는 출력회로로서의 인버터 54와, 이 인버터 54의 출력신호와 선충전신호 ψPRE 신호를 각각 입력하고 이들 신호들의 입력레벨의 대응하여 상기 선충전트랜지스터 52의 스위칭동작을 제어하는 논리회로로서의 앤드게이트(AND gate)56으로 이루어진다. 여기서 선충전신호 ψPRE는 전술한 제2도에서 설명한 바 있다. 제4도의 선충전동작을 살펴보면, 인버터 54의 출력레벨에 상관없이 선충전신호 ψPRE 신호가 "로우"레벨로 인에이블되면, 선충전트랜지스터 52는 도통하여 디스플레이용 비트라인 DBL을 전원전압 VCC레벨로 선충전하게 된다. 본 발명에 의한 디스플레이용 듀얼포트 에스램은 제3도와 제4도의 구성을 가짐에 의해 디스플레이용 비트라인 DBL에 형성된 센스앰프를 제거할 수 있고 또한 디스플레이용 비트라인을 단일선으로 실현할 수 있게 된다. 한편 이와 같은 본 발명에 의한 디스플레이용 듀얼포트 에스램의 디스플레이 동작은 LCD클럭에 동기되어 이루어짐은 공지의 기술이며 또한 전술한 바 있다. 이 LCD 클럭은 그 주파수속도가 메인 클럭에 비하면 매우 느린 바, 예컨대 쎌 데이타가 '0'일 때, 디스플레이용 비트라인 DBL에 선충전된 '1'데이타가 미리 예정된 시간동안 유지하지 않을 수도 있으나 제4도와 같은 디스플레이용 비트라인 전압보상회로 58에 의해 신뢰성있게 유지할 수 있게 된다.

제4도를 참조하여 제3도의 구성에 따른 디스플레이를 위한 리드동작을 살펴보면 다음과 같다. 노멀 에스램 메모리쎌(32,34,36,38,40,42,44,46)의 구성 및 CPU와의 리드/라이트동작은 통상의 노멀 에스램의 그것과 동일하게 이루어지는 바, 그에 대한 설명은 생략한다. 에스램 쎌 데이타가 '1', 즉 쎌노드 42에 저장된 쎌데이타가 '1'이라 가정한다. 그러면 디스플레이동작시 디스플레이용 워드라인 DWL이 활성화(active)되었을때, 디스플레이용 비트라인 DBL로는 '0'이라는 데이타가 출력된다. 여기서 '0'이라는 데이타 출력은, 제1트랜지스터 48 및 제2트랜지스터 50이 각각 도통(turn-on)함에 의해 이루어진다. 이 '0'데이타는 제4도의 인버터 54를 통해서 결과적으로 출력포트에 '1'이라는 데이타가 출력된다. 한편으로 에스램 쎌 데이타가 '0', 즉 쎌노드 42에 저장된 쎌데이타가 '0'이라 가정한다. 이때에는 디스플레이동작시 디스플레이용 워드라인 DWL이 활성화되어 제2트랜지스터 50이 도통하여도 제1트랜지스터 48이 비도통(turn-off)하여 디스플레이용 비트라인 DBL은 선충전레벨이 그대로 유지된다. 그래서 결과적으로 디스플레이용 비트라인을 통해 출력포트로는 '0'이라는 데이타가 출력된다. 여기서 '0'이라는 데이타의 출력은, 제4도의 인버터 54를 통해서 결과적으로 출력포트에 '0'이라는 데이타가 출력된다. 이와 같은 디스플레이동작은 쎌데이타의 레벨에 상관없이 신뢰성있게 이루어지며, 이는 또한 이 기술분야의 통상의 지식을 가지 자에게는 용이하게 예측되어질 수 있는 사실이다. 그래서 쎌데이타의 안정적인 차아지셰어링동작을 통해 칩의 신뢰성을 향상시키는 즉, 칩의 수율을 향상시킬 수 있게 된다.

전술한 제3도 및 제4도는 본 발명의 기술적 사상에 입각하여 실현한 최적의 실시예이지만, 이들 회로의 구성은 구성 트랜지스터의 디바이스특성 또는 신호들의 논리등을 고려하여 다르게 변형되어질 수 있음을 유의하여야 할 것이다. 예컨대 제4도에서 선충전신호 ψPRE가 "하이"인에이블신호인 경우 앤드게이트 56을 노아게이트로 실현할 수 있게 된다.

상술한 바와 같이 본 발명에 의한 디스플레이용 듀얼포트 에스램은, 디스플레이동작을 위한 경로를 리드경로로만 형성함에 의해, 디스플레이용 쎌데이타의 증폭을 위하여 동일칩상의 각각의 디스플레이용 비트라인상에 형성되는 센스앰프들을 구비하지 않고도 신뢰성 있는 데이타의 차아지셰어링동작을 수행하고, 또한 마이크로컨트롤러내에서의 점유면적도 최소화하는 효과가 발생한다. 또한 쎌데이타의 안정적인 차아지셰어링동작을 통해 칩의 신뢰성을 향상시키는 즉, 칩의 수율을 향상시킬 수 있는 효과도 발생한다.

Claims (5)

1. 마이크로컨트롤러에 있어서, 디스플레이용 듀얼포트 에스램 미모리쎌이, 쎌노드를 가지는 노멀 에스램 메모리쎌과, 상기 노멀 에스램 메모리쎌의 쎌노드와의 데이타 전송동작을 위한 쌍으로 이루어진 노멀 비트라인과, 상기 노멀 비트라인과 동일칩상에 평행하게 배열되는 단일선으로 이루어지는 디스플레이용 비트라인과, 상기 쎌노드에 게이트접속되고 드레인단자가 상기 디스플레이용 비트라인에 접속되는 제1트랜지스터와, 소오스전원단자와 상기 제1트랜지스터의 소오스단자사이에 채널이 형성되고 디스플레이용 워드라인에 의해 제어되는 제2트랜지스터로 이루어짐을 특징으로 하는 디스플레이용 듀얼포트 에스램.
2. 제1항에 있어서, 상기 디스플레이용 듀얼포트 에스램이, 상기 디스플레이용 비트라인을 전원전압레벨로 선충전하는 선충전트랜지스터와, 상기 디스플레이용 비트라인에 실린 전압을 출력포트로 드라이브하는 출력회로와, 이 출력회로의 출력신호와 선충전신호를 각각 입력하고 이들 신호들의 입력레벨에 대응하여 상기 선충전트랜지스터의 스위칭동작을 제어하는 논리회로를 더 구비함을 특징으로 하는 디스플레이용 듀얼포트 시스템.
3. 디스플레이용 듀얼포트 에스램을 가지는 마이크로컨트롤러에 있어서, 미리 예정된 데이타를 쎌노드에 저장하는 메모리쎌과, 상기 쎌노드에 저장된 데이타를 CPU와 리드동작 및 라이트동작을 수행하기 위한 한 쌍으로 이루어지는 노멀 비트라인과, 상기 쎌노드에 저장된 데이타를 디스플레이측으로 리드하기 위한 단일선으로 이루어지는 디스플레이용 비트라인과, 상기 디스플레이용 비트라인에 전압을 선충전하기 위한 전압보상회로를 구비함을 특징으로 하는 디스플레이용 듀얼포트 에스램.
4. 제3항에 있어서, 상기 메모리쎌이, 쎌노드를 가지는 노멀 에스램 메모리쎌과, 상기 쎌노드에 게이트접속되고 드레인단자가 상기 디스플레이용 비트라인에 접속되는 제1트랜지스터와, 소오스전원단자와 상기 제1트랜지스터의 소오스단자사이에 채널이 형성되고 디스플레이용 워드라인에 의해 제어되는 제2트랜지스터로 이루어짐을 특징으로 하는 디스플레이용 듀얼포트 에스램.
5. 제4항에 있어서, 상기전압보상회로가, 상기 디스플레이용 비트라인을 전원전압레벨로 선충전하는 선충전트랜지스터와, 상기 디스플레이용 비트라인에 실린 전압을 출력포트로 드라이브하는 출력회로와, 이 출력회로의 출력신호와 선충전신호를 각각 입력하고 이들 신호들의 입력레벨에 대응하여 상기 선충전트랜지스터의 스위칭동작을 제어하는 논리회로로 이루어짐을 특징으로 하는 디스플레이용 듀얼포트 에스램.