[go: up one dir, main page]

KR960015026A - Flat Panel Display and Driving Method - Google Patents

Flat Panel Display and Driving Method Download PDF

Info

Publication number
KR960015026A
KR960015026A KR1019950038034A KR19950038034A KR960015026A KR 960015026 A KR960015026 A KR 960015026A KR 1019950038034 A KR1019950038034 A KR 1019950038034A KR 19950038034 A KR19950038034 A KR 19950038034A KR 960015026 A KR960015026 A KR 960015026A
Authority
KR
South Korea
Prior art keywords
pixel data
pixel
data
memory
pixels
Prior art date
Application number
KR1019950038034A
Other languages
Korean (ko)
Other versions
KR100262226B1 (en
Inventor
고헤이 기노시타
도루 아라이
칸 시미츠
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR960015026A publication Critical patent/KR960015026A/en
Application granted granted Critical
Publication of KR100262226B1 publication Critical patent/KR100262226B1/en

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 평면패널 표시장치 및 그 구동방법에 관한 것으로서, 평면패널 표시장치는 복수의 매트릭스형상으로 배열되어 각 행의 화소가 1수평화소 어레이를 구성하는 표시패널과, 각 수평화소 어레이의 화소를 연속하는 8화소 블럭으로 분할하도록 직렬로 나란하게 하고, 이 8화소 블럭을 각각 구동하는 제1부터 제8블럭 드라이버와, 이 제1부터 8블럭드라이버가 차례로 접속되는 제1 및 제2데이터 공급 라인과, 외부에서 순차 공급되는 화소 데이터를 제1 및 제2데이터 공급 라인에 분배하는 액정 콘트롤러를 구비하며, 특히 액정 콘트롤러는 각 메모리 영역으로의 입력중에 다른 메모리 영역으로부터의 출력이 가능하고, 각각 1블럭의 화소에 대응하는 화소 데이터를 격납하는 복수의 메모리를 갖고, 이 메모리의 합계 메모리용량이 수평화소 어레이만큼 화소 데이터를 모두 격납하기 위한 메모리 용량보다도 적은 데이터 분배회로, 및 외부에서 차례로 공급되는 화소데이터를 1화소 블럭의 화소수에 대응하는 수마다 화소 데이터 블럭으로서 구분하고, 2화소 데이터 블럭을 2메모리로 차례로 입력하며, 이 입력중에서 이 2메모리에 격납된 2화소 데이터 블럭을 병렬적으로 출력하여 이 2화소 데이터 블럭을 제1 및 제2데이터 공급라인 중 대응하는 것에 각각 공급시키는 시퀀스 콘트롤러를 갖는 것을 특징으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flat panel display device and a driving method thereof, wherein the flat panel display device is arranged in a plurality of matrix shapes so that the pixels of each row constitute one horizontal pixel array, and the pixels of each horizontal pixel array. First and second data supply lines connected in series so as to be divided into successive eight pixel blocks, and connected to the first to eighth block drivers which respectively drive the eight pixel blocks, and the first to eighth block drivers are sequentially connected. And a liquid crystal controller which distributes externally supplied pixel data to the first and second data supply lines, in particular, the liquid crystal controller is capable of outputting from another memory region during input to each memory region, respectively. It has a plurality of memories which store pixel data corresponding to the pixel of a block, The total memory capacity of this memory is a horizontal pixel array. A data distribution circuit having a smaller capacity than a memory capacity for storing all the pixel data, and pixel data supplied in sequence from the outside are divided as pixel data blocks for each number corresponding to the number of pixels of one pixel block, and the two pixel data blocks are divided into two memories. And a sequence controller which sequentially inputs and outputs two pixel data blocks stored in the two memories in parallel and supplies the two pixel data blocks to corresponding ones of the first and second data supply lines, respectively. It is done.

Description

평면패널 표시장치 및 그 구동방법Flat Panel Display and Driving Method

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음As this is a public information case, the full text was not included.

제1도는 본 발명의 제1실시예에 따른 평면패널 표시장치의 구성을 개략적으로 나타낸 평면도,1 is a plan view schematically showing the configuration of a flat panel display device according to a first embodiment of the present invention;

제2도는 제1도에 도시한 액정패널의 단면도,2 is a cross-sectional view of the liquid crystal panel shown in FIG.

제3도는 제1도에 도시한 신호선 구동기판 및 TAB배선 필름상에 형성되는 신호선 구동회로의 일부를 나타낸 블럭도.FIG. 3 is a block diagram showing a part of a signal line driver circuit formed on the signal line driver substrate and the TAB wiring film shown in FIG.

Claims (20)

복수의 화소가 매트릭스형상으로 배열되어 각 행의 화소가 1수평화소 어레이를 구성하는 표시 패널; 각 수평화소 어레이의 화소를 연속하는 복수의 화소 블럭으로 분할하도록 직렬로 나란히 하여 상기 복수의 화소 블럭을 각각 구동하는 복수의 블럭 구동회로; 상기 블럭구동회로가 차례로 접속되는 m개의 데이터 공급라인; 및 외부에서 순차 공급되는 화소 데이터를 m개의 데이터 공급라인에 분배하는 제어수단을 구비되며, 상기 제어수단이, 각각 한 영역으로의 입력중에 다른 영역으로부터의 출력이 가능하고, 1블럭의 화소에 대응하는 화소 데이터를 격납하는 복수의 메모리부를 갖고, 이 메모리부의 합계 메모리 용량이 1수평화소 어레이만큼 화소 데이터를 모두 격납하기 위한 메모리 용량보다도 적은 데이터 분배회로; 및 외부에서 순차 공급되는 화소데이터를 1화소 블럭의 화소수에 대응하는 수 마다에 화소 데이터 블럭으로 구분하고, m개의 화소 데이터 블럭을 상기 m개의 메모리부에 순차 입력하며, 이 입력중에 이 m개의 메모리부에 격납된 m개의 화소 데이터 블럭을 병렬적으로 출력하고, 이 m개의 화소 데이터 블럭을 상기 m개의 데이터 공급 라인 중 대응하는 것에 각각 공급하는 제어를 실시하는 제어회로로 포함하는 것을 특징으로 하는 평면패널 표시장치.A display panel in which a plurality of pixels are arranged in a matrix so that the pixels in each row constitute one horizontal pixel array; A plurality of block driving circuits respectively driving the plurality of pixel blocks side by side in series to divide the pixels of each horizontal pixel array into a plurality of consecutive pixel blocks; M data supply lines to which the block driving circuits are connected in sequence; And control means for distributing sequentially supplied pixel data to m data supply lines, the control means being capable of outputting from another area during input to one area, respectively, and corresponding to one block of pixels. A data distribution circuit having a plurality of memory sections for storing pixel data, wherein the total memory capacity of the memory section is smaller than the memory capacity for storing all the pixel data by one horizontal pixel array; And dividing the pixel data sequentially supplied from the outside into pixel data blocks for each number corresponding to the number of pixels of one pixel block, and sequentially inputting m pixel data blocks into the m memory units, and among these m And a control circuit for outputting the m pixel data blocks stored in the memory unit in parallel and supplying the m pixel data blocks to corresponding ones of the m data supply lines, respectively. Flat panel display. 제1항에 있어서, 상기 복수의 메모리부의 합계 메모리 용량은 1수평화소 어레이만큼 화소 데이터를 모두 격납하기 위한 메모리용량의 절반정도 보다 적게 설정되는 것을 특징으로 하는 평면패널 표시장치.The flat panel display device according to claim 1, wherein the total memory capacity of the plurality of memory sections is set to less than half the memory capacity for storing all the pixel data by one horizontal pixel array. 제l항에 있어서, 상기 m개의 데이터 공급라인은 제1 및 제2데이터 공급라인을 구비하고, 상기 블럭 구동회로의 수는 2의 정수배와 동일하게 설정되는 것을 특징으로 하는 평면패널 표시장치.The flat panel display device according to claim 1, wherein the m data supply lines have first and second data supply lines, and the number of the block driving circuits is set equal to an integer multiple of two. 제3항에 있어서, 상기 데이터 분배회로는 각각 1화소 블럭의 화소수에 대응하는 수의 화소 데이터를 격납하는 것이 가능한 메모리 용량을 갖고 각 화소데이터 블럭을 입력하기 위해서 1개씩 선택되어 연속한 2화소 데이터 블럭을 병렬적으로 출력하기 위해서 2개씩 선택되는 제1, 제2 및 제3메모리부를 갖고, 상기 제어회로는 입력영역과 출력영역을 오버랩시키지 않고 각 화소 데이터 블럭의 전체화소 데이터를 소정 기간에 상기 제1, 제2 및 제3메모리부 중 1개의 입력하면서 이 소정기간의 2배의 기간으로 연속한 2화소 데이터를 병렬적으로 상기 제1, 제2 및 제3메모리부 중 2개로부터 출력하는 제어를 실시하는 시퀀스 콘트롤러를 갖는 것을 특징으로 하는 평면패널 표시장치.4. The data distribution circuit of claim 3, wherein each of the data distribution circuits has a memory capacity capable of storing pixel data corresponding to the number of pixels of one pixel block and is selected one by one to input each pixel data block. First, second and third memory sections are selected two by two for outputting data blocks in parallel, and the control circuit stores the entire pixel data of each pixel data block in a predetermined period without overlapping the input area and the output area. Outputs two pixel data consecutively in a period of twice the predetermined period while inputting one of the first, second and third memory sections from two of the first, second and third memory sections in parallel. And a sequence controller for performing control. 제4항에 있어서, 각 화소 데이터는 복수의 색성분의 단계적 변화를 각각 표시하는 칼라 화소 데이터이고, 각 블럭 구동회로는 1칼라 화소 데이터에 대응하여 상기 색성분수와 같은 수의 화소를 구동하도록 구성되는 것을 특징으로 하는 평면패널 표시장치.5. The pixel data according to claim 4, wherein each pixel data is color pixel data each indicating a step change of a plurality of color components, and each block driving circuit is configured to drive the same number of pixels as the number of color components corresponding to one color pixel data. Flat panel display device characterized in that. 제4항에 있어서, 상기 데이터 분배회로는 외부에서 순차 공급되는 화소 데이터를 2개씩 2워드 화소 데이터로 변화하는 변환수단을 갖고, 각 메모리부 각각의 영역은 이 변환수단으로부터 순차 공급되는 2워드 화소 데이터를 격납하기 위해서 l화소 데이터의 비트수의 2배로 설정되는 워드길이를 갖는 것을 특징으로 하는 평면패널 표시장치.5. The data distribution circuit as claimed in claim 4, wherein said data distribution circuit has conversion means for converting pixel data sequentially supplied from the outside into two word pixel data, wherein each region of each memory portion is sequentially supplied with two word pixels. And a word length set to twice the number of bits of l-pixel data to store data. 제3항에 있어서, 상기 데이터 분배회로는 각각 1화소 블럭의 화소수에 대응하는 수보다도 적어도 1만큼 많은 수의 화소 데이터를 격납하는 것이 가능한 메모리 용량을 갖고 각 화소 데이터 블럭을 입력하기 의해서 1개씩 선택되어 연속한 2화소 데이터 블럭을 병렬적으로 출력하기 위해서 2개 모두 선택되는 제1 및 제2메모리부를 갖고, 상기 제어회로는 입력영역과 출력영역을 오버랩시키지 않고 각 화소 데이터 블럭의 전체화소 데이터를 소정기간에 제1 및 제2메모리부 중 1개에 입력하면서 이 소정기간의 2배의 기간으로 연속한 2화소 데이터를 병렬적으로 제1 및 제2메모리부에서 출력하는 제어를 실시하는 시퀀스 콘트롤러를 갖는 것을 특징으로 하는 평면패널 표시장치.4. The data distribution circuit according to claim 3, wherein each of said data distribution circuits has a memory capacity capable of storing at least one more pixel data than the number corresponding to the number of pixels of one pixel block, and each one by inputting each pixel data block. And a first and a second memory section, both of which are selected for outputting two consecutive contiguous pixel data blocks in parallel, wherein the control circuit includes the entire pixel data of each pixel data block without overlapping the input region and the output region. Is input to one of the first and second memory sections in a predetermined period, and the control is performed to output two pixel data consecutively in a period twice as long as the predetermined period from the first and second memory sections in parallel. A flat panel display device having a controller. 제7항에 있어서, 각 화소 데이터는 복수의 색성분의 단계적 변화를 각각 나타내는 칼라 화소 데이터이고, 각 블럭 구동회로는 1칼라 화소 데이터에 대응하여 상기 색성분수와 같은 수의 화소를 구동하도록 구성되는 것을 특징으로 하는 평면패널 표시장치.8. The method of claim 7, wherein each pixel data is color pixel data each indicating a step change of a plurality of color components, and each block driving circuit is configured to drive the same number of pixels as the number of color components corresponding to one color pixel data. Flat panel display device. 제7항에 있어서, 상기 데이터 분배회로는 외부에서 순차 공급되는 화소 데이터를 2개씩 2워드 화소 데이터에 변화하는 변환수단을 갖고, 각 메모리부 각각의 영역은 이 변환수단에서 순차 공급되는 2워드 화소 데이터를 격납하기 위해서 1화소 데이터의 비트수의 2배로 설정되는 워드길이를 갖는 특징으로 하는 평면패널 표시장치.8. The data distribution circuit according to claim 7, wherein said data distribution circuit has conversion means for changing externally supplied pixel data into two word pixel data, and each area of each memory portion is a two word pixel sequentially supplied from this conversion means. A flat panel display device having a word length set to twice the number of bits of one pixel data for storing data. 복수의 화소가 매트릭스형상으로 배열되어 각 행의 화소가 1수평화소 어레이를 구성하는 표시 패널; 각 수평화소 어레이의 화소를 분할하여 얻어지는 제1 및 제2화소블럭을 각각 구동하는 제1 및 제2블럭구동회로; 및 1수평화소 어레이만큼 화소 데이터를 상기 제1 및 제2구동회로에 분배하는 제어수단으로 구비되며, 상기 제어수단이, 합계 메모리용량이 1수평화소 어레이만큼 화소데이터수에 대응하는 메모리용량보다도 적은 복수의 메모리영역을 갖고, 한 영역으로의 입력중에 다른 영역으로부터의 출력이 가능한 메모리수단; 및 순차로 공급되는 화소 데이터를 소정 속도로 이 메모리 수단에 입력하고, 이 입력중에 상기 메모리 수단으로부터 상기 제1 및 제2블럭 구동회로에 분배하도록 화소 데이터를 병렬적으로 출력하고, 이미 출력된 화소 데이터를 격납하는 영역을 입력 가능하게 하도록 상기 메모리 수단의 입력영역 및 출력영역을 소정 패턴으로 선택하는 제어회로를 포함하는 것을 특징으로 하는 평면패널 표시장치.A display panel in which a plurality of pixels are arranged in a matrix so that the pixels in each row constitute one horizontal pixel array; First and second block driving circuits respectively driving the first and second pixel blocks obtained by dividing pixels of each horizontal pixel array; And control means for distributing pixel data to the first and second drive circuits by one horizontal pixel array, wherein the control means has a total memory capacity smaller than the memory capacity corresponding to the number of pixel data by one horizontal pixel array. Memory means having a plurality of memory areas and capable of outputting from another area during input to one area; And sequentially supplying pixel data supplied to the memory means at a predetermined speed, and distributing the pixel data in parallel so as to distribute the data from the memory means to the first and second block driving circuits during the input, and the already outputted pixel. And a control circuit for selecting an input area and an output area of said memory means in a predetermined pattern so as to enable input of an area for storing data. 복수의 화소가 매트릭스형상으로 배열되어 각 행의 화소가 1수평화소 어레이를 구성하는 표시 패널; 각 수평화소 어레이의 화소를 분할하여 얻어지는 m개의 화소 블럭을 각각 구동하는 m개의 블럭 구동회로; 및 1수평화소 어레이만큼 화소 데이터를 상기 m개의 블럭 구동회로에 분배하는 제어수단으로 구비되며, 상기 제어수단이, 합계 메모리용량이 1수평화소 어레이만큼 화소 데이터수에 대응하는 메모리용량보다도 적은 복수의 메모리영역을 갖고, 한 영역으로의 입력중에 다른 영역으로부터의 출력이 가능한 메모리수단; 및 순차로 공급되는 화소 데이터을 이 메모리 수단에 입력하고, 이 입력중에 상기 메모리 수단으로부터 상기 m개의 블럭 구동회로에 분배하도록 화소 데이터를 병렬적으로 출력하고, 이미 출력된 화소 데이터를 격납하는 영역을 입력 가능하게 하도록 상기 메모리 수단의 입력영역 및 출력영역을 소정 패턴으로 선택하는 제어회로를 포함하는 것을 특징으로 하는 평면패널 표시장치.A display panel in which a plurality of pixels are arranged in a matrix so that the pixels in each row constitute one horizontal pixel array; M block driving circuits respectively driving m pixel blocks obtained by dividing pixels of each horizontal pixel array; And control means for distributing pixel data to the m block drive circuits by one horizontal pixel array, wherein the control means comprises: a plurality of total memory capacity smaller than the memory capacity corresponding to the number of pixel data by one horizontal pixel array; Memory means having a memory area and capable of outputting from another area during input to one area; And inputting pixel data sequentially supplied to the memory means, outputting the pixel data in parallel so as to distribute the m data from the memory means to the m block driving circuits, and storing an already stored pixel data. And a control circuit which selects an input area and an output area of said memory means in a predetermined pattern to enable it. 평면패널 표시장치의 구동방법에 있어서, 복수의 화소가 매트릭스형상으로 배열되어 각 행의 화소가 1수평화소 어레이를 구성하는 표시 패널; 각 수평화소 어레이의 화소를 출력하는 복수의 화소 블럭으로 분할 하도록 직렬로 나란히 하여 상기 복수의 화소 블럭을 각각 구동하는 복수의 블럭 구동회로; 상기 불럭 구동회로가 차례로 접속되는 m개의 데이터 공급 라인; 및 외부에서 순차 공급되는 화소 데이터를 상기 m개의 데이터 공급라인에 분배하는 제어수단을 포함하며, 상기 제어수단이 각각 한 화소로의 입력중에 다른 영역으로부터의 출력이 가능하고, 1블럭 화소에 대응하는 화소 데이터를 격납하는 복수의 메모리부를 갖고, 이 메모리부의 합계 메모리 용량이 1수평화소 어레이만큼 화소 데이터를 모두 격납하기 위한 메모리 용량보다도 적은 데이터 분배회로인 평면패널 표시장치의 구동방법에 있어서, 외부에서 순차 공급되는 화소 데이터를 1화소 블럭의 화소수에 대응하는 수마다 화소 데이터 블럭으로서 구분하는 제1단계; m개의 화소 데이터 블럭을 상기 m개의 메모리부에 순차 입력하고, 이 입력중에 이 m개의 메모리부에 격납된 m개의 화소 데이터 블럭을 병렬적으로 출력하는 제2단계; 및 이 m개의 화소 데이터 블럭을 상기 m개의 데이터 공급 라인 중 대응하는 것에 각각 공급하는 제3단계로 구비되는 것을 특징으로 하는 평면패널 표시장치의 구동방법.A driving method of a flat panel display device, comprising: a display panel in which a plurality of pixels are arranged in a matrix so that pixels in each row constitute one horizontal pixel array; A plurality of block driving circuits respectively driving the plurality of pixel blocks in parallel so as to be divided into a plurality of pixel blocks for outputting pixels of each horizontal pixel array; M data supply lines to which said block driving circuits are connected in turn; And control means for distributing pixel data sequentially supplied from the outside to the m data supply lines, each of the control means being capable of outputting from another area during input to one pixel, and corresponding to one block pixel. A drive method of a flat panel display device having a plurality of memory sections for storing pixel data, wherein the total memory capacity of the memory section is a data distribution circuit having less than the memory capacity for storing all the pixel data by one horizontal pixel array. A first step of dividing the sequentially supplied pixel data as pixel data blocks for each number corresponding to the number of pixels of one pixel block; a second step of sequentially inputting m pixel data blocks into the m memory units, and outputting m pixel data blocks stored in the m memory units among the inputs in parallel; And a third step of supplying the m pixel data blocks to corresponding ones of the m data supply lines, respectively. 제12항에 있어서, 상기 복수의 메모리부의 합계 메모리용량은 1수평화소 어레이만큼 화소 데이터를 모두 격납하기 위한 메모리용량의 절반보다 작게 설정되는 것을 특징으로 하는 평면패널 표시장치의 구동방법.13. The method of claim 12, wherein the total memory capacity of the plurality of memory units is set to be less than half of the memory capacity for storing all the pixel data by one horizontal pixel array. 제12항에 있어서, 상기 m개의 데이터 공급 라인은 제1 및 제2데이터 공급라인으로 구성되며, 상기 블럭 구동회로의 수는 2의 정수배와 동일하게 설정되는 것을 특징으로 하는 평면패널 표시장치의 구동방법.13. The flat panel display device of claim 12, wherein the m data supply lines comprise first and second data supply lines, and the number of the block driving circuits is set equal to an integer multiple of two. Way. 제14항에 있어서, 상기 데이터 분배회로를 각각 1화소 블럭의 화소수에 대응하는 수의 화소 데이터를 격납하는 것이 가능한 메모리용량을 갖고 각 화소 데이터 블럭을 입력하기 위해 1개씩 선택되어 연속한 2화소 데이터 블럭을 병렬적으로 출력하기 위해서 2개씩 선택되는 제1, 제2 및 제3메모리부를 가지며, 상기 제2단계는 입력영역과 출력영역을 오버랩시키지 않고 각 화소 데이터 블럭의 전 화소 데이터를 소정기간에서 상기 제1, 제2 및 제3메모리부 중 하나에 입력하면서 상기 소정기간의 2배 기간으로 연속한 2화소 데이터를 병렬적으로 상기 제1, 제2 및 제3메모리부 중 2개로부터 출력하는 하부 단계를 갖는 것을 특징으로 하는 평면패널 표시장치의 구동방법.15. The apparatus of claim 14, wherein the data distribution circuit has a memory capacity capable of storing pixel data of a number corresponding to the number of pixels of one pixel block, respectively, and one selected and consecutive two pixels for inputting each pixel data block. First, second and third memory sections are selected two by two in order to output the data blocks in parallel, wherein the second step includes the entire pixel data of each pixel data block for a predetermined period without overlapping the input area and the output area. Outputs two pixel data consecutively in a period twice as long as the predetermined period while inputting to one of the first, second and third memory sections from two of the first, second and third memory sections in parallel. And a lower step to drive the flat panel display device. 제15항에 있어서, 각 화소 데이터는 복수의 색성분의 단계적 변화를 각각 나타내는 칼라 화소 데이터이고, 각 블럭 구동회로는 1칼라 화소 데이터에 대응하여 상기 색 성분수와 같은 수의 화소를 구동하도록 구성되는 것을 특징으로 하는 평면패널 표시장치의 구동방법.16. The pixel data of claim 15, wherein each pixel data is color pixel data each indicating a step change of a plurality of color components, and each block driving circuit is configured to drive the same number of pixels as the number of color components corresponding to one color pixel data. A driving method of a flat panel display device, characterized in that. 제15항에 있어서, 상기 데이터 분배회로는 외부에서 순차 공급되는 화소 데이터를 2개씩 2워드 화소 데이터로 변환하는 변환수단을 갖고, 각 메모리부 각각의 영역은 상기 변환수단으로부터 순차 공급되는 2워드 화소데이터를 격납하기 위해서 1화소 데이터의 비트수의 2배로 설정되는 워드 길이를 갖는 것을 특징으로 하는 평면패널 표시장치의 구동방법.16. The data distribution circuit of claim 15, wherein the data distribution circuit has conversion means for converting pixel data sequentially supplied from the outside into two word pixel data, and each region of each memory unit is a two word pixel sequentially supplied from the conversion means. And a word length set to twice the number of bits of one pixel data in order to store data. 제14항에 있어서, 상기 데이터 분배회로는 각각 1화소 블럭의 화소수에 대응하는 수보다도 적어도 1만큼 많은 수의 화소 데이터를 격납하는 것이 가능한 메모리 용량을 갖고 각 화소 데이터 블럭을 입력하기 위해서 1개씩 선택되어 연속한 2화소 데이터 블럭을 병렬적으로 출력하기 위해서 2개 모두 선택되는 제1 및 제2메모리부를 갖고 상기 제2단계는 입력 영역과 출력 영역을 오버랩시키지 않고 각 화소 데이터 블럭의 전화소 데이터를 소정기간에 제1 및 제2메모리부 중 1개의 입력하면서 상기 소정기간의 2배의 기간으로 연속한 2화소 데이터를 병렬적으로 제1 및 제2메모리부에서 출력하는 하부 단계를 갖는 것을 특징으로 하는 평면패널 표시장치의 구동방법.15. The apparatus according to claim 14, wherein each of said data distribution circuits has a memory capacity capable of storing at least one more pixel data than the number corresponding to the number of pixels of one pixel block, and each one for inputting each pixel data block. In order to output the selected two consecutive data blocks in parallel, both of the first and second memory sections are selected, and the second step does not overlap the input area and the output area. Inputting one of the first and second memory sections in a predetermined period, and outputting two pixel data consecutively in a period twice as long as the predetermined period in the first and second memory sections in parallel. A method of driving a flat panel display device. 제18항에 있어서, 각 화소 데이터는 복수의 색성분의 단계적 변화를 각각 나타내는 칼라 화소 데이터이고, 각 블럭 구동회로는 1칼라 화소 데이터에 대응하여 상기 색성분수와 같은 수의 화소를 구동하도록 구성되는 것을 특징으로 하는 평면패널 표시장치의 구동방법.19. The pixel driving apparatus according to claim 18, wherein each pixel data is color pixel data each representing a step change of a plurality of color components, and each block driving circuit is configured to drive the same number of pixels as the number of color components corresponding to one color pixel data. A method of driving a flat panel display device. 제18항에 있어서, 상기 데이터 분배회로는 외부에서 순차 공급되는 화소 데이터를 2개씩 2워드 화소 데이터에 변환하는 변환수단을 갖고, 각 메모리부 각각의 영역은 이 변환수단으로부터 순차 공급되는 2워드 화소 데이터를 격납하기 위해서 1화소 데이터의 비트수의 2배로 설정되는 워드 길이를 갖는 것을 특징으로 하는 평면패널 표시장치의 구동방법.19. The data distribution circuit according to claim 18, wherein said data distribution circuit has conversion means for converting pixel data sequentially supplied from the outside into two word pixel data, and each region of each memory portion is a two word pixel sequentially supplied from this conversion means. And a word length set to twice the number of bits of one pixel data in order to store data. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019950038034A 1994-10-26 1995-10-26 Flat panel display device and its driving method KR100262226B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP26212294 1994-10-26
JP94-262122 1994-10-26
JP27794295A JP3677100B2 (en) 1994-10-26 1995-10-25 Flat panel display device and driving method thereof
JP95-277942 1995-10-25

Publications (2)

Publication Number Publication Date
KR960015026A true KR960015026A (en) 1996-05-22
KR100262226B1 KR100262226B1 (en) 2000-07-15

Family

ID=26545401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950038034A KR100262226B1 (en) 1994-10-26 1995-10-26 Flat panel display device and its driving method

Country Status (3)

Country Link
JP (1) JP3677100B2 (en)
KR (1) KR100262226B1 (en)
TW (1) TW290677B (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100368701B1 (en) * 1999-07-12 2003-01-24 닛본 덴기 가부시끼가이샤 Flat panel display device and manufacturing method thereof
KR100467991B1 (en) * 2000-09-05 2005-01-24 가부시끼가이샤 도시바 Display device
KR20210086937A (en) * 2019-12-31 2021-07-09 베이징 바이두 넷컴 사이언스 앤 테크놀로지 코., 엘티디. Matrix storage method, matrix access method, apparatus and electronic device

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100430091B1 (en) * 1997-07-10 2004-07-15 엘지.필립스 엘시디 주식회사 Liquid Crystal Display
EP1026658A4 (en) * 1998-08-03 2005-02-09 Seiko Epson Corp ELECTRO-OPTICAL DEVICE, SUBSTRATE THEREFOR, ELECTRONIC DEVICE, AND PROJECTION DISPLAY
KR100580550B1 (en) * 1998-12-09 2006-11-10 엘지.필립스 엘시디 주식회사 Block Sequential Driving Method and Apparatus Thereof
JP3728250B2 (en) 2001-01-26 2005-12-21 キヤノン株式会社 Image display device
KR100860239B1 (en) * 2002-04-08 2008-09-25 삼성전자주식회사 Liquid crystal display apparatus
JP4275559B2 (en) 2004-03-19 2009-06-10 シャープ株式会社 Image display device control circuit, display device, program thereof, and recording medium
JP4468238B2 (en) * 2004-07-12 2010-05-26 シャープ株式会社 Display device and driving method thereof
CN100435190C (en) * 2004-07-12 2008-11-19 夏普株式会社 Display apparatus and driving method thereof and display controller device
JP4158815B2 (en) * 2005-06-30 2008-10-01 セイコーエプソン株式会社 Integrated circuit device and electronic apparatus
KR100757735B1 (en) * 2006-01-04 2007-09-11 삼성전자주식회사 A method of determining a horizontal line activation time for minimizing memory in a display device, a method of performing IP using the same, and a display device using the same.
CN100369105C (en) * 2006-07-05 2008-02-13 友达光电股份有限公司 Time schedule controller for controlling pixel quasi-position multitask display panel
JP2008158226A (en) 2006-12-22 2008-07-10 Toshiba Corp Output circuit and liquid crystal display device
JP4501962B2 (en) * 2007-05-21 2010-07-14 セイコーエプソン株式会社 Image display device
JP5283933B2 (en) * 2008-03-12 2013-09-04 株式会社ジャパンディスプレイ Liquid crystal display
JP2013231918A (en) * 2012-05-01 2013-11-14 Samsung R&D Institute Japan Co Ltd Frame memory control circuit, display device, and control method of frame memory
CN104252827B (en) * 2013-06-26 2016-12-28 联咏科技股份有限公司 Source driving device and method for driving display panel
CN104821154B (en) 2015-05-29 2018-11-06 利亚德光电股份有限公司 Control system, method, chip array and the display of data transmission
CN105469737B (en) * 2016-01-13 2018-04-20 武汉华星光电技术有限公司 The data-driven method of display panel

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3156327B2 (en) * 1992-01-07 2001-04-16 株式会社日立製作所 Liquid crystal display
JPH06118899A (en) * 1992-10-02 1994-04-28 Sharp Corp Video signal processing circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100368701B1 (en) * 1999-07-12 2003-01-24 닛본 덴기 가부시끼가이샤 Flat panel display device and manufacturing method thereof
KR100467991B1 (en) * 2000-09-05 2005-01-24 가부시끼가이샤 도시바 Display device
KR20210086937A (en) * 2019-12-31 2021-07-09 베이징 바이두 넷컴 사이언스 앤 테크놀로지 코., 엘티디. Matrix storage method, matrix access method, apparatus and electronic device

Also Published As

Publication number Publication date
KR100262226B1 (en) 2000-07-15
TW290677B (en) 1996-11-11
JPH08211846A (en) 1996-08-20
JP3677100B2 (en) 2005-07-27

Similar Documents

Publication Publication Date Title
KR960015026A (en) Flat Panel Display and Driving Method
US5771031A (en) Flat-panel display device and driving method of the same
US7812848B2 (en) Memory device, display control driver with the same, and display apparatus using display control driver
EP0306011B1 (en) Method for driving a display device
US4499459A (en) Drive circuit for display panel having display elements disposed in matrix form
US4481511A (en) Matrix display device
US8199102B2 (en) Liquid crystal display and method of driving the same utilizing data line blocks
KR890007102A (en) Display panel drive
KR20110011943A (en) Organic light emitting display
KR970029307A (en) Matrix display device
JP5006131B2 (en) Data distribution apparatus and method
KR970022944A (en) Image control device and flat display device having same
US10242632B2 (en) Display control device and display panel module
US6972779B2 (en) Flat-panel display device
KR101535919B1 (en) DATA PROCESSING METHOD, DRIVE DEVICE FOR PERFORMING THE SAME, AND DISPLAY DEVICE HAVING THE DATA PROCESSING DEVICE
US20050062709A1 (en) Programmable row selection in liquid crystal display drivers
US4447131A (en) Liquid crystal driving apparatus
JPS62138893A (en) dot matrix display device
JP3491814B2 (en) Integrated circuit device and liquid crystal display device using the same
US6020902A (en) Image data storing method and image data storing device
EP0384403B1 (en) A method for controlling a multi-gradation display and a multi-gradation display device
KR950030036A (en) Driving device and driving method of simple matrix liquid crystal display
JP2002072972A (en) Lcd driver
KR101308262B1 (en) Liquid Crystal Display Device
JPH06167940A (en) Controller for display driving

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19951026

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19981020

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19990414

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19990910

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20000307

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20000428

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20000429

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20030401

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20040331

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20050331

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20060331

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20070330

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20080327

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20090410

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20100330

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20110318

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20120418

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20130403

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20140418

Start annual number: 15

End annual number: 15

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20160309