KR960012794B1

KR960012794B1 - 스테레오 복조회로

Info

Publication number: KR960012794B1
Application number: KR1019880015181A
Authority: KR
Inventors: 가즈히사 이시구로; 미끼오 야마기시
Original assignee: 상요 덴기 가부시기가이샤; 이우에 사또시
Priority date: 1987-11-19
Filing date: 1988-11-18
Publication date: 1996-09-24
Also published as: EP0316952A2; JPH01133439A; DE3883487T2; DE3883487D1; KR890009065A; US4944010A; EP0316952A3; JP2630787B2; EP0316952B1

Abstract

요약없음

Description

스테레오 복조회로

제1도는 본 발명의 한 실시예를 도시한 회로도.

제2도는 종래의 스테레오 복조 회로를 도시한 회로도.

* 도면의 주요부분에 대한 부호의 설명

22,27,28 : 부궤환 증폭 회로26,29,30 : 변환 트랜지스터

31 : 차신호 복조 회로41 : 매트릭스 회로

본 발명은, FM 라디오 방송에 의하여 전송된 스테레오 복합신호로부터 좌우 스테레오 신호를 복조하는 스테레오 복조 회로에 관한 것으로, 특히 특성적으로 우수한 스테레오 복조 회로를 제공하고자 하는 것이다.

소화 60년 3월 20일부로 발행된 「'85 상요 반도체 핸드북 모노리딕 바이폴라 집적 회로편」제360페이지의 회로도에 도시된 것과 같이, 매트릭스형의 스테레오 복조 회로가 공지되어 있다. 상기 스테레오 복조 회로는 도 2에 도시한 바와 같이, 스테레오 복조신호가 인가되는 입력단자(1)과, 이 스테레오 복조신호를 증폭하는 증폭회로(2)와, 제1 내지 제3차동부(3) 내지 (5)를 포함하고, 상기 증폭회로(2)의 출력신호 중에 포함되는 세테레오 차신호(L-R)을 복조하는 차신호 복조회로(6)과, 콜렉터에 스테레오 합신호(L+R)을 발생시키는 제1 및 제2트랜지스터(7) 및 (8)과, 상기 스테레오 합신호(L+R)과 스테레오 차신호(L-R)을 매트릭스하여 좌우 스테레오 신호를 발생하는 매트릭스회로(9)를 구비하고 있다. 그리고, 차신호 복조회로(6)은 에미터가 저항(10) 및 (11)을 통해서 접속된 제3 및 제4트랜지스터(12) 및 (13)으로 구성되고, 상기 제3트랜지스터(12)의 베이스에 스테레오 복합신호가 인가되는 제1차동부(3)과, 서로 역 위상의 38KHz 스위칭 신호를 발생하는 PLL회로(14)와, 에미터가 공통 접속된 제5 및 제6트랜지스터(15) 및 (16)으로 구성되고, 공통 에미터에 상기 제3트랜지스터(12)로부터 스테레오 복합 신호가, 각각의 베이스에 상기 PLL회로(14)로부터의 서로 역 위상의 38KHz스위칭 신호가 인가되는 제2차동부(4)와, 에미터가 공통 접속된 제7 및 제8트랜지스터(17) 및 (18)로 구성되고, 공통 에미터에 상기 제4트랜지스터(13)으로부터 스테레오 복합신호가, 각각의 베이스에 상기 PLL회로(14)로부터의 서로 역 위상의 38KHz 스위칭 신호가 인가되는 제3차동부(5)에 의해서 구성되어 있고, 제2 및 제3차동부(4) 및 (5)에 있어서, 스테레오 복합신호와 38KHz 스위칭 신호를 승산하여, 스테레오 차신호(L-R)을 복조하는 것이다. 또한, 매트릭스 회로(9)는, 제1트랜지스터(7)의 콜렉터에서 얻어지는 스테레오 합신호(L+R)과, 제3 및 제5트랜지스터(15) 및 (17)의 콜렉터에서 얻어지는 스테레오 차신호-(L-R)을 가산해서, 우 출력단자(19)에서 우 스테레오 신호(R)을 발생함과 동시에, 제2트랜지스터(8)의 콜렉터에서 얻어지는 스테레오 합신호(L+R)과, 제4 및 제6트랜지스터(16) 및 (18)의 콜렉터에서 얻어지는 스테레오 차신호(L-R)을 가산해서, 좌 출력단자(20)에서 좌 스테레오 신호(R)을 발생하는 것이다.

그렇지만, 제2도의 스테레오 복조회로는, 제1 내지 제4트랜지스터(7) 내지 (13)의 베이스·에미터간 전압 비직선 왜곡이 발생하기 때문에, 왜곡율이 악화된다는 문제가 있었다. 또한, 제3트랜지스터(12)의 베이스에 인가되는 입력신호의 최대 레벨이 제한되기 때문에, 동적 영역과 S/N등에 관해서도 문제가 있다. 예를 들면, 제4트랜지스터(13)의 베이스에 인가되는 직류 전압을 3V, 에미터 저항(10) 및 (11)의 값을 각각 1K

, 정전류원(21)에 흐르는 전류를 1mA로 하면, 입력신호의 최대 레벨은 1V(피크) (700mVrms)로 되고, S/N의 악화를 피할 수 없었다.

본 발명은, 전술한 점에 비추어 된 것으로, 스테레오 복합신호를 부궤환 증폭하는 부궤환 증폭회로와, 이 부궤환 증폭회로의 출력신호를 전압-전류 변환하는 제1변환회로와, 상기 부궤환 증폭회로의 출력신호의 반전 출력신호 및 비반전 출력신호를 발생하는 증폭회로와, 이 증폭회로의 반전 출력신호 및 비반전 출력신호를 전압-전류 변환하는 제2변환회로와, 이 제2변환회로의 출력 전류가 입력신호로서 공급되는 차신호 복조회로와, 상기 제1변환회로의 출력신호와 상기 차신호 복조회로의 출력신호를 매트릭스하는 매트릭스 회로를 구비하는 점을 특징으로 한다.

본 발명에 의하면, 스테레오 복합신호를 부궤환 증폭회로에 인가해서 증폭하고 있으므로, 왜곡율의 개선이 꾀하여진다. 또한, 부궤환 증폭회로의 출력 전압을 전압-전류 변환하고, 차신호 복조회로에 전류 모드에서 입력 신호를 공급하고 있으므로, 입려 신호의 최대 레벨의 제한이 완화되고, 동적 영역이 넓고, S/N이 개선된 스테레오 복조회로를 제공할 수 있다.

도 1은, 본 발명의 한 실시예를 도시한 것으로, 도면 번호(22)는 입력 저항(23), 부궤환 저항(24), 및 증폭부(25)를 갖는 제1부궤환회로, 도면 번호(26)은 이 증폭부(25)의 출력 전압을 V-I(전압-전류) 변환하는 제1변환 트랜지스터, 도면 번호(27)은 이 제1변환 트랜지스터(26)의 에미터 전압을 부궤환 증폭하고, 비반전 출력신호를 발생하는 제2부궤환 증폭회로, 도면 번호(28)은 상기 제1변환 트랜지스터(26)의 에미터 전압을 부궤환 증폭하고, 반전 출력 신호를 발생하는 제3부궤환 증폭회로, 도면 번호(29)는 상기 제2부궤환 증폭 회로(27)의 출력 전압을 V-I 변환하는 제2변환 트랜지스터, 도면 번호(30)은 상기 제3부궤환 증폭회로(28)의 출력신호를 V-I변환하는 제3변환 트랜지스터, 도면 번호(31)은 에미터가 공통 접속된 제1 및 제2트랜지스터(32) 및 (33)과, 이 제1 및 제2트랜지스터(32) 및 (33)의 공통 에미터에 콜렉터가 접속된 제1입력 트랜지스터(34)와, 에미터가 공통 접속된 제3 및 제4트랜지스터(35) 및 (36)과, 이 제3 및 제4트랜지스터(35) 및 (36)의 공통 에미터에 콜렉터가 접속된 제2입력 트랜지스터(37)을 구비하는 차신호 복조 회로, 도면 번호(38)은 상기 제2변환 트랜지스터(29)의 콜렉터 전류를 상기 제1입력 트랜지스터(34)에 공급하는 제1전류 밀러회로, 도면 번호(39)는 상기 제3변환 트랜지스터(30)의 콜렉터 전류를 상기 제2입력 트랜지스터(37)에 공급하는 제2전류 밀러회로, 도면 번호(40)은 상기 제1 내지 제4트랜지스터(32) 내지 (36)의 베이스에 서로 역상으로, 19KHz 스테레오 파일롯트 신호에 동기한 38KHz 스위칭 신호를 공급하는 PLL(위상 동기 루프)회로, 도면 번호(41)은 제3 내지 제5전류 밀러회로(42) 내지 (44)로 구성되고, 상기 제1변환 트랜지스터(26)의 콜렉터 전류와 상기 차신호 복조회로(31)의 출력 전류를 매트릭스하고, 제1 및 제2출력단자(45) 및 (46)에 좌우 스테레오 신호를 발생하는 매트릭스회로이다.

입력단자(47)에 인가되는 스테레오 복조신호는 전치 증폭회로(48)에서 증폭된 후, 제1부궤환 증폭회로(22)에 인가되어 부궤환 증폭된다. 그때, 부궤환 저항(24)의 값을 20K

, 부항 저항(49)의 값을 5K

으로 하면, 상기 부하 저항(49)의 단자 전압은 약 2.1Vrms로 된다. 이 전압은, 이득이 1인 제2 및 제3부궤환 증폭회로(27) 및 (28)에 인가되어 부궤환 증폭되므로, 상기 제2부궤환 증폭회로(27)의 출력단에는, 비반전 출력신호가, 상기 제3부궤환 증폭회로(28)의 출력단에는, 반전 출력신호가 각각 발생한다. 상기 비반전 출력신호는, 제2V-I변환 트랜지스터(29)에서 V-I변환되고, 제1전류 밀러회로(38)을 통해서 제1입력 트랜지스터(34)에 공급된다. 이와 마찬가지로, 상기 반전 출력신호는, 제3V-I변환 트랜지스터(30)에서 V-I변환되고, 제2전류 밀러회로(39)를 통해서 제2입력 트랜지스터(37)에 공급된다. 따라서, 차신호 복조회로(31)에는, 전류 모드에서 입력신호가 공급됨으로써, 불필요한 입력 제한을 받지 않게 된다.

제1 및 제2입력 트랜지스터(34) 및 (37)에 공급된 입력신호는, 제1 내지 제4트랜지스터(32) 내지 (36)의 에미터에 공급되고, 종래와 마찬가지로 PLL 회로(40)에서 공급되는 38KHz 스위칭 신호와 승산된다. 그 때문에, 차신호 복조회로(31)의 출력단에는, 스테레오 차신호(L-R) 및 -(L-R)에 대응한 전류가 얻어진다. 매트릭스 회로(41)은, 제1변환 트랜지스터(26)의 콜렉터 전류와 상기 스테레오 차신호에 대응한 전류를 가산해서 매트릭스를 행한다. 그 결과, 제1 및 제2출력단자(45) 및 (46)에서 각각 좌우 스테레오 신호(L) 및 (R)이 얻어진다.

이상 기술한 바와 같이, 본 발명에 의하면, 스테레오 복합신호를 우선 부궤환 증폭회로에서 증폭하고, 그후, V-I 변환해서 차신호 복조회로에 공급하고 있으므로, 왜곡율이 개선된 스테레오 복조회로를 작성할 수 있다. 또한, 입력신호가 커다란 레벨제한을 받지 않고, 최대 입력 레벨을 크게 할 수 있으므로, 동적 영역의 확대 및 S/N의 개선을 꾀할 수 있고, 전체로서 특성적으로 매우 우수한 스테레오 복조 회로를 제공할 수 있다.

Claims

FM 검파된 스테레오 복합신호를 스테레오 복조하고, 좌우 스테레오 신호를 발생시키는 스테레오 복조 회로에 있어서, 상기 스테레오 복합신호를 부궤환 증폭하는 부궤환 증폭회로(22)와, 이 부궤환 증폭회로(22)의 출력신호를 전압-전류 변환하는 제1변환회로(26)와, 상기 부궤환 증폭회로(22)의 출력신호의 반전 출력신호 및 비반전 출력신호를 발생하는 증폭회로(27,28)와, 이 증폭회로의 반전 출력신호 및 비반전 출력신호를 전압-전류 변환하는 제2변환 회로(29,30)와, 이 제2변환회로(29,30)의 출력 전류가 공급되고, 출력단자에 스테레오 차신호를 발생하는 차신호 복조회로(31)와, 상기 제1변환회로(26)의 출력신호와 상기 차신호 복조회로(31)의 출력신호를 매트릭스하여, 좌우 스테레오 신호를 발생하는 매트릭스 회로(41)로 구성되는 스테레오 복조회로.