[go: up one dir, main page]

KR960012494A - 반도체 접적회로장치 - Google Patents

반도체 접적회로장치 Download PDF

Info

Publication number
KR960012494A
KR960012494A KR1019950029141A KR19950029141A KR960012494A KR 960012494 A KR960012494 A KR 960012494A KR 1019950029141 A KR1019950029141 A KR 1019950029141A KR 19950029141 A KR19950029141 A KR 19950029141A KR 960012494 A KR960012494 A KR 960012494A
Authority
KR
South Korea
Prior art keywords
address
memory array
memory
circuit
data line
Prior art date
Application number
KR1019950029141A
Other languages
English (en)
Other versions
KR100351000B1 (ko
Inventor
츠기오 다카하시
가즈히코 가지가야
마사유키 나카무라
고로오 기츠카와
다카유키 가와하라
히데토시 이와이
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가나이 쓰토무
Publication of KR960012494A publication Critical patent/KR960012494A/ko
Application granted granted Critical
Publication of KR100351000B1 publication Critical patent/KR100351000B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

게이트가 워드선에 접속되고, 소오스/드레인의 일측이 데이터선에 접속된 어드레스 선택용 MOSFET와 상기 어드레스 선택용 MOSFET에 직렬 형태로 접속되어 얇은 절연막을 유전체로 하는 캐패시터로 되는 메모리셀에 대해서, 기록동작시 상기 어드레스 선택용 MOSFET를 온상태로 하는 것에 의해 선택된 캐패시터에 대해서 상기 데이터선과 상기 캐패시터의 공통전극 사이에 공급된 통상 동작전압보다 고전압을 인가하고, 판독동장시 상기 데이터선에 공급되는 파라차지 전압과 다른 전압을 상기 캐패시터의 공통전극에 공급하여 상기 데이터선의 전위변화를 센스앰프에 의해 센스하도록 한다. 따라서, 상기 구조가 상기 프로그래머블 ROM으로서 사용된다.

Description

반도체 집적회로장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 관한 프로그래머블(programmable)ROM을 사용해서 랜덤결함구제가 행해지는 다이나믹형 RAM의 일실시예를 나타내는 주요부 블럭도.
제2도는 본 발명에 관한 프로그래머블 ROM을 사용해서 랜덤 결함구제가 행해지는 다이나믹형 RAM의 다른 일실시예를 나타내는 주요부 블럭도.

Claims (7)

  1. 복수개의 워드선과, 복수의 제1데이터선 및, 소오스/드레인의 일측이 상기 제1데이터선에 접속된 제1어드레스 선택용 MOSFET와 상기 제1어드레스 선택용 MOSFET에 직렬 형태로 접속되고 유전체가 얇은 절연막으로 만들어진 제1캐패시터로 되는 복수의 제1메모리리셀을 포함하는 메모리 어레이와, 복수의 제2워드선과, 복수의 제2데이터선 및, 소오스/드레인의 일측이 상기 제2데이터선에 접속된 제2어드레스 선택용 MOSFET와 상기 제2어드레스 선택용 MOSFET에 직렬 형태로 접속되고 유전체가 얇은 절연막으로 만들어진 제2캐패시터로 되는 복수의 제2메모리셀을 포함하는 프로그래머블 ROM을 구비하고, 기록동작시에는, 상기 제2어드레스 선택용 MOSFET를 도통상태로 하여 선택된 상기 제2캐패시터에 대해서 상기 제2데이터선과 상기 제2캐패시터의 공통전극 사이에서 통상 동작시에 비해 고전압을 인가하여 절연파괴를 생기게 하고, 판독 동작시에는, 상기 제2데이터선에 공급되는 프리차지 전압과 다른 전압을 상기 제2캐패시터의 공통전극에 인가하여 상기 제2데이터선의 전위변화를 센스앰프로 센스하는 반도체 집적회로장치.
  2. 제1항에 있어서, 상기 프로그래머블 ROM은, 상기 메모리어레이와 동일한 반도체 기판상에 형성되고, 상기 메모리어레어의 X어드레스신호에 의해 액세스되어, 상기 제1메모리셀의 결합셀에 대응하는 Y어드레스 신호로 기록됨과 동시에, 상기 프로그래머블 ROM의 판독신호와 상기 메모리어레어의 Y어드레스 신호가 비교되어 그 비교일치 출력에 의해 상기 다이나믹형 RAM에 의해 액세스된 메모리어레이 대신에 용장회로가 선택되는 비교회로를 더 구비하는 반도체 집적회로장치.
  3. 제1항에 있어서, 상기 프로그래머블 ROM의 제2메모리셀은, 상기 메모리어레이의 제1메모리셀과 동일한 구조로 되고, 상기 메모리어레어의 X어드레스 선택회로에 의해 선택된 워드선에 공통으로 접속되는 반도체 집적회로장치.
  4. 제3항에 있어서, 상기 프로그래머블 ROM을 구성하는 제2메모리셀의 공통전극은 기록동상시에는 기록되는 제2데이터선이 회로의 접지전위로 설정되도록, 워드선 선택레벨과 같은 전압으로 설정되고, 판독동작시에는, 상기 제2데이터선이 동작전압과 대응하는 프리차지 전압이 공급되도록 상기 공통전극은 동작전압의 1/2로 설정되는 반도체 집적회로장치.
  5. 제1항에 있어서, 상기 프로그래머블 ROM은, 상기 메모리어레이와 같은 어드레스 및 제어용 입력 인터페이스부와, 복수의 메모리어레이로 구성된 메모리장치의 데이터 버스에 대응하는 입출력 인터페이스부와, 상기 메모리어레이의 실질적인 칩 어드레스와 불량 X어드레스가 기록되는 ROM과, 상기 입력 인터페이스부에 의해 꺼내진 X어드레스 신호와 상기 ROM에 기억된 불량 어드레스 사이의 비교 일치신호에 응해서 워드선이 선택될때, 상기 입력인터페이스부에 의해 꺼내진 Y어드레스신호에 응해서 Y어드레스를 선택하는 용장구제용 RAM부와, 상기 용장구제용 RAM부의 데이터 입출력버스를 상기 불량 칩어드레스에 대응하는 입출력회로와 접속시키는 선택부와, 불량 메모리어레이에 대응하는 데이터버스에 접속된 입출력회로를 선택적으로 활성화시키는 데이터 입출력부 및 판동동작시 상기 불량 메모리어레이의 출력단자를 하이임피던스상태로 설정하기 위한 제어신호를 출력시키는 마스크부를 포함하는 반도체 집적회로장치.
  6. 제5항에 있어서, 상기 프로그래머블 ROM은 결함구제용 반도체 집적회로장치의 ROM으로 사용되는 반도체 집적회로장치.
  7. 매트릭스 형태로 배치되어 소거가능한 불휘발성 메모리셀을 가지는 메모리어레이와 용장어레이를 포함하는 불휘발성 기억회로와, 상기 불휘발성 기억회로의 불휘발성 메모리셀과 동일한 반도체 구조로 되고, 상기 불휘발성 메모리셀과 동일한 워드선상에서 소거불능 상태로 되어 상기 메모리어레이에 불량셀이 존재하는 것을 지시하는 Y어드레스 신호가 기록되는 메모리셀을 포함하는 ROM부와, 상기 ROM부에서의 판독신호와 상기 불휘발성 기억회로의 Y어드레스 신호를 비교하는 비교회로 및, 상기 비교회로의 비교일치 출력에 응해서 선택된 메모리어레이 대신에 용장회로를 선택하는 절환회로를 구비하는 반도체 집적회로장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950029141A 1994-09-12 1995-09-06 반도체 집적회로장치 KR100351000B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-243261 1994-09-12
JP24326194A JPH0883497A (ja) 1994-09-12 1994-09-12 半導体集積回路装置

Publications (2)

Publication Number Publication Date
KR960012494A true KR960012494A (ko) 1996-04-20
KR100351000B1 KR100351000B1 (ko) 2003-01-15

Family

ID=17101243

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950029141A KR100351000B1 (ko) 1994-09-12 1995-09-06 반도체 집적회로장치

Country Status (2)

Country Link
JP (1) JPH0883497A (ko)
KR (1) KR100351000B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4398574B2 (ja) 2000-07-19 2010-01-13 富士通マイクロエレクトロニクス株式会社 半導体記憶装置とその冗長方法
TW512520B (en) 2001-01-19 2002-12-01 Fujitsu Ltd Semiconductor memory
JP4062247B2 (ja) 2003-12-11 2008-03-19 ソニー株式会社 半導体記憶装置
US7379330B2 (en) * 2005-11-08 2008-05-27 Sandisk Corporation Retargetable memory cell redundancy methods

Also Published As

Publication number Publication date
KR100351000B1 (ko) 2003-01-15
JPH0883497A (ja) 1996-03-26

Similar Documents

Publication Publication Date Title
US6262935B1 (en) Shift redundancy scheme for wordlines in memory circuits
KR940004645A (ko) 반도체 기억장치
US5724282A (en) System and method for an antifuse bank
US4428068A (en) IC with built-in electrical quality control flag
KR950034835A (ko) 반도체 기억장치
KR930014612A (ko) 불 휘발성 반도체 메모리 장치
KR100252053B1 (ko) 칼럼 방향의 데이터 입출력선을 가지는 반도체메모리장치와불량셀 구제회로 및 방법
US4554646A (en) Semiconductor memory device
US5787044A (en) Memory-cell array and a method for repairing the same
US6879529B2 (en) Semiconductor memory having a defective memory cell relieving circuit
US5305263A (en) Simplified low power flash write operation
US6078534A (en) Semiconductor memory having redundancy circuit
US4567580A (en) Redundancy roll call technique
KR960012494A (ko) 반도체 접적회로장치
US7161857B2 (en) Memory redundancy programming
US5877992A (en) Data-bit redundancy in semiconductor memories
US5612917A (en) Semiconductor memory device including improved redundancy circuit
JP3850666B2 (ja) 強誘電体メモリトランジスタをそれぞれ含むメモリセルを有する集積メモリ
JP2980123B2 (ja) 半導体装置
JP3441154B2 (ja) 半導体記憶装置
JPH0991991A (ja) メモリモジュール
KR940012401A (ko) 일괄소거형 비휘발성 반도체기억장치 및 그 시험방법
KR100233287B1 (ko) 칩 사이즈를 줄이기 위한 리페어 컬럼 구조를 갖는 반도체메모리장치
JP3055553B2 (ja) 半導体装置
KR100234385B1 (ko) 반도체 메모리 장치의 번인(Burn-In) 스트레스 회로

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19950906

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20000704

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19950906

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20020530

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20020820

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20020820

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20060710