[go: up one dir, main page]

KR960012261B1 - 모스-공핍형 컽-오프 트랜지스터 및 그 트랜지스터를 이용한 마스크롬 셀 제조방법 - Google Patents

모스-공핍형 컽-오프 트랜지스터 및 그 트랜지스터를 이용한 마스크롬 셀 제조방법 Download PDF

Info

Publication number
KR960012261B1
KR960012261B1 KR1019920027312A KR920027312A KR960012261B1 KR 960012261 B1 KR960012261 B1 KR 960012261B1 KR 1019920027312 A KR1019920027312 A KR 1019920027312A KR 920027312 A KR920027312 A KR 920027312A KR 960012261 B1 KR960012261 B1 KR 960012261B1
Authority
KR
South Korea
Prior art keywords
transistor
type
silicon
depletion
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019920027312A
Other languages
English (en)
Other versions
KR940016928A (ko
Inventor
최종수
Original Assignee
현대전자산업 주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 김주용 filed Critical 현대전자산업 주식회사
Priority to KR1019920027312A priority Critical patent/KR960012261B1/ko
Publication of KR940016928A publication Critical patent/KR940016928A/ko
Application granted granted Critical
Publication of KR960012261B1 publication Critical patent/KR960012261B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/27—ROM only
    • H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
    • H10B20/38—Doping programmed, e.g. mask ROM

Landscapes

  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

내용없음

Description

모스-공핍형-오프 트랜지스터 및 그 트랜지스터를 이용한 마스크롬 셀 제조방법
제1도는 종래의 마스크롬 구조도,
제2도는 본 발명에 따른 마스크롬을 실현할 MOS-공핍형오프 트랜지스터의 구조도,
제3도는 본 발명에 따른 MOS-공핍형-오프 트랜지스터의 제조 공정도,
제4도는 본 발명에 따른 마스크롬의 사시도,
제5도는 본 발명에 따른 마스크롬의 평면도,
제6도는 본 발명에 따른 마스크롬 개별 트랜지스터의 온/오프 상태의 등가회로도.
* 도면의 주요부분에 대한 부호의 설명
21,31,41,51 : 실리콘바(bar) 26,36,46,56 : 소오스 영역
23,33,43 : 드레인 영역 24,34,44 : 게이트 산화막
25,35,45,55 : 워드라인용 게이트 전극 42,52 : 선택라인
46 : 공통 소오스 라인 37,47 : 절연막
38,48 : 실리콘 기판 53 : 비트라인 드레인 콘택
39,59 : ROM 코딩 마스크 56 : 공통 소오스 라인 콘택
본 발명은 고집적화를 실현할 수 있는 모스(M0S)-공핍형-오프 트랜지스터 및 그 트랜지스터를 이용한 마스크롬 셀 제조방법에 관한 것이다.
일반적으로 마스크롬은 보상형(compensation) 트랜지스터와 공핍형(depletion) 트랜지스터로 구성되어 게이트에 0V 인가시 일반적으로 오프(off) 상태인 보상형 트랜지스터와 온(on) 상태인 공핍형 트랜지스터의 조합으로 메모리 셀을 코딩(coding) 하였다.
모든 트랜지스터를 공핍형 트랜지스터로 형성한 후에 원하는 셀에만 공핍형 트랜지스터의 채널과 반대형 즉, 소오스 및 드레인과 같은 형의 불순물 이온을 채널에 주입하여 증가형 트랜지스터로 전환하는 방법을 사용하여 왔다.
제1도(a)의 마스크롬의 평면도와 제1도(a)의 A-A 절단선을 따른 단면도인 제1도(b)가 상기 종래의 마스크롬의 제조 과정을 도시해 주고 있다.
그러나 상기 종래의 방법은 소자의 고집적화에 따라 펀치 쓰로우(Punchthrough) 전압이 낮아지고 셀에만 보상형 트랜지스터를 사용함에 따라 높은 소오스/드레인 접합 누설 전류 및 낮은 항복 전압 등의 여러가기 문제가 제기되며, 또한 열전자(hot carrier)에 의한 게이트 산화막의 디그러데이션(degradation), 캐패시턴스의 증가의 문제점을 알고 있었다.
따라서 상기 문제점을 해결하기 위하여 안출된 본 발명은 MOS와 JEFT 구조를 결합한 형태인 MOS-공핍형-오프 트랜지스터(이하, D-off 트랜지스터라 칭함)를 사용하여 고집적화가 가능하고 소자의 신뢰성을 확보할 수 있는 모스(M0S)-공핍형-오프 트랜지스터 및 그 트랜지스터를 이용한 마스크롬 셀 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은 모스(M0S)-공핍형-오프 트랜지스터에 있어서, 반도체 기판상에 형성된 소정의 절연막상에 형성되며 소정의 도전형으로 도핑된 실리콘바(bar)(21); 상기 실리콘바(21)상에 소정 패턴으로 차례로 형성된 게이트 산화막(24) 및 게이트 전극(25); 상기 게이트 산화막(24)및 게이트 전극(25)을 사이에 두고 양쪽 대칭 구조로 형성되되 상기 실리콘바(21)와 같은 형(type)의 고농도 불순물로 도핑된 소오스 영역(26) 및 드레인 영역(23)을 포함하는 것을 특징으로 한다.
또한, 본 발명은 모스-공핍형-오프 트랜지스터를 이용한 마스크롬 셀 제조방법에 있어서, 반도체 기판(38)위에 절연막(37)을 형성하고 상기 절연막(37)상에 소정의 도전형으로 도핑된 실리콘바(3l)를 형성하는 단계; 상기 실리콘바(31) 표면과 식각된 지역의 단차를 줄이기 위해 절연물질을 상기 실리콘바(31) 사이에 채워 넣고 상기 실리콘바(31)상에 게이트 산화막(34)을 형성하는 단계; 전체 구조 상부에 폴리실리콘막을 증착하고 상기 폴리실리콘막을 패턴하여 워드라인용 게이트 전극(35)을 형성하는 단계; 소오스/드레인 마스크를 사용하여 상기 실리콘바와 같은 형의 고농도 불순물 이온을 주입하여 셀의 소오스/드레인 영역을 형성하는 단계; 및 롤 코딩 마스크를 사용하여 원하는 셀에 롬 코딩을 위해 상기 실리콘바와 같은 형의 이온 주입을 실시하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면 제2도 및 제6도를 참조하여 본 발명에 따른 일실시예를 상세히 설명하면, 도면에서 21,31,41,51은 실리콘바(bar), 26,36은 소오스 영역, 23,33,43은 드레인 영역, 24,34,44는 게이트 산화막, 25,35,45,55는 워드라인용 게이트 전극, 42,52는 선택라인, 37,47은 절연막, 38,48은 실리콘 기판, 39,59는 ROM 코딩 마스크, 53은 비트라인 드레인 콘택, 56은 공통 소오스 라인 콘택을 각각 나타낸다.
우선, 본 발명에서 새로이 제안한 D-off 트랜지스터는 제2도(a)에 도시된 바와 같이 실리콘 기판 위에 형성되어지는 실리콘바(bar)(21)에 상기 실리콘바(21)와 같은 형(type)의 고농도 불순물을 주입하여 소오스 영역(26) 및 드레인 영역(23)을 일정간격을 두고 형성하고, 상기 소오스 영역(26) 및 드레인 영역(23)사이의 실라콘바(21)상에 게이트 산화막(24), 워드라인 게이트 전극(25)이 차례로 형성된다.
이렇게 구성된 D-off 트랜지스터의 동작 원리를 P형 실리콘 기판을 기초로 하여 살펴본다.
상기 본 발명의 D-off 트랜지스터는 일반적으로 온(On) 트랜지스터로서 상기 게이트 전극에 플러스(+)전압을 인가할 경우 P형 실리콘바를 디플리트(deplete)시켜 소오스와 드레인간의 전류흐름을 방해하여 트랜지스터를 오프(Off)시키게 된다. 이와 같은 작용을 수행하게 되는 본 발명의 소자에 대한 기호가 제2도(b)에 도시되어 있다.
또한 P형 실리콘바의 P형 뷸순물 농도를 높여주면 게이트에 같은 전압을 인가할 때에도 P형 실리콘바를 충분히 디플리트 시킬 수 없게 되어 트랜지스터는 오프 상태가 불가능하게 된다. 마찬가지로 이와 같은 작용을 수행하게 되는 본 발명의 소자에 대한 기호가 제2도(c)에 도시되어 있다 또한 제2도(b) 및 제2도(c)에서 나타낸 점선은 디플리트 정도를 도시한 것이고 화살표는 전류의 방향을 나타낸다.
이이서, 상기 본 발명의 구조물 실현하기 위한 D-off 트랜지스터의 제조방법을 제3도를 통하여 상세히 설명한다.
먼저, 실리콘 기판(38)위에 얇은 절연막(37)을 형성한다(제3도(a)).
이때 상기 절연막(37)의 형성된 포토 마스크를 사용하여 셀 형성 지역이 형성될 실리콘 기판(38)을 오픈(open)하고 상기 실리콘 기판(38) 일정 깊이에 산소 이온 주입을 행하여 절연막(37)을 형성한다. 이러한 절연막(37) 형성을 위한 산소 이온 주입량의 최대량은 실리콘 기판의 실리콘양과 동일하게 산소 이온을 주입하여 실리콘 기판과 격리된 얇은 절연막(37)을 형성하게 된다.
또한 상기 절연막(37)을 형성은 산소 이온 주입 이외에 ZMR(Zone Melting Recrystallization), SDB(Silicon wafer Direct Bonding), 에피택셜층 성장(epitaxiallayer growth) 등의 방법을 사용할 수 있다.
이이서 상기 절연막(37)의 완전한 절연을 위해 열공정을 수행하고 실리콘바를 형성하기 위한 실리콘막을 증착하고, 저농도 P형 불순물을 주입한 다음, 식각 공정을 통해 P형 실리콘바(31)를 형성한다(제3도(b)).
그리고 상기 형성된 P형 실리콘바(31) 표면과 식각된 지역의 단차를 줄이기 위해 절연물질을 P형 실리콘바(31) 사이에 채워 넣고 상기 P형 실리콘바(31) 위에 게이트 산화막(34)을 형성한다(제3도(c)).
다음으로 워드라인용 게이트 전극(35) 형성을 위한 폴리실리콘막을 증착하고 상기 폴리실리콘막 식각공정을 거쳐 상기 폴리실리콘막을 패턴하여 워드라인용 게이트 전극(35)을 형성한 후에(제3도(d)) 제3도(e)와 같이 마스크를 사용하여 상기 실리콘바와 같은 형의 고농도 불순물 이온(P+) 주입하여 셀의 소오스/드레인 영역을 형성한다(제3도(f)).
이때, 실리콘바 및 소오스/드레인 영역에 같은 형의 불순물을 주입하여 사용하는 것은 후속 금속배선 형성공정시 저항을 최소화하여 전류가 잘 통하도록 하기 위한 것이다.
이후 제3도(g)에 도시된 바와 같이 원하는 셀에 롬 코딩을 위한 이온 주입을 한다(제3도(g)). 이때 이온 주입은 실리콘바와 같은 종류의 P형 불순물을 주입하되, 이때의 이온 농도는 실리콘바의 두께, 면적, 농도 등을 고려하여 결정한다.
그리고 상기 제조방법에 의해 형성된 본 발명의 D-off 트랜지스터를 마스크롬에 적용하기 위한 전체적인 구성 상태를 제4도에서 보여 주고 있다.
또한 상기 본 발명의 D-off 트랜지스터를 이용한 NAND형 마스크롬은 노광기의 한계까지 셀의 크기를 축소하여 고집적 마스크롬 셀을 구현하게 되는데, 이에 대한 동작원리를 제5도 및 제6도를 통해 상세히 살펴보면, 우선 제5도는 본 발명에 따른 마스크롬의 평면도를 나타낸다.
먼저, 본 발명의 마스크롬은 제5도에 도시된 바와 같이 P형 실리콘바(51)를 통해 전류가 흐르게 되는데, 비트라인 드레인 콘택(53)에 일정한 바이이스가 가해지고 공통 소오스 라인 콘택(56)이 접지된 상태이면 워드라인 게이트 전극(55)에 게이트 전압을 가할 경우 선택된 셀이 ROM 코딩 마스크(59)를 이용하여 이온주입된 셀이면 트랜지스터는 온 상태를 유지하여 비트 라인에서 소오스로 전류가 흐르게 되고 ROM 코드이온 주입이 되지 않은 셀이면 트랜지스터는 오프 상태가 되어 전류가 흐르지 않게 된다. 이 트랜지스터의 온 상태와 오프 상태의 등가회로를 제6도(a),(b)에 각각 도시하였다.
또한 제5도에서 선택라인(52)을 NAND 스트링(string)으로 하여 셀을 구성할 경우 원하는 스트링을 선택할 수 있도록 해준다. 선택되지 않은 스트링의 경우 선택라인에 바이어스를 가하여 트랜지스터의 온 상태를 유지시킨다. 이 선택라인은 모두 ROM 코드의 불순물이 주입되지 않은 오프 가능한 트랜지스터로 구성한다. 상기 설명한 본 발명은 N형 및 실리콘 반도체 이외의 다른 반도체 기판으로 형성될 수 있다.
상기과 같이 이루어지는 본 발명의 마스크롬은 고집적도를 실현할 수 있을 뿐만 아니라 낮은 임피던스 턴온(impedance turn on)으로 소자의 속도향상을 얻을 수 있고, 누설 전류의 감소, 항복 전압의 감소, 펀치 쓰로우 전압 감소, 핫캐리어에 의한 게이트 산화막의 디그러데이션 등을 개선하여 소자의 신뢰도를 증대시키는 효과가 있다.

Claims (8)

  1. 모스(M0S)-공핍형-오프 트랜지스터에 있어서, 반도체 기판상에 형성된 소정의 절연막상에 형성되여 소정의 도전형으로 도핑된 실리콘바(bar)(21); 상기 실리콘바(21)상에 소정 패턴으로 차례로 형성된 게이트 산화막(24) 및 게이트 전극(25); 상기 게이트 산화막(24) 및 게이트 전극(25)을 사이에 두고 양쪽 대칭 구조로 형성되되 상기 실리콘바(21)와 같은 형(type)의 고농도 불순물로 도핑된 소오스 영역(26) 및 드레인 영역(23)을 포함해서 이루어진 모스(MOS)-공핍형-오프 트랜지스터.
  2. 제1항에 있이서, 상기 실리콘바(21), 소오스 영역(26), 드레인 영역(23)은 모두 P형인 것을 특징으로하는 모스(M0S)-공핍형-오프 트랜지스터.
  3. 제1항에 있이서, 상기 실리콘바(21), 소오스 영역(26), 드레인 영역(23)은 모두 N형인 것을 특징으로하는 모스(M0S)-공핍형-오프 트랜지스터.
  4. 제1항에 있이서, 상기 실리콘바(2l)는 오프 불가능한 트랜지스터를 형성하기 위하여 추가 불순물 도핑공정이 실시된 것을 특징으로 하는 모스(M0S)-공핍형-오프 트랜지스터.
  5. 모스-공핍형-오프 트랜지스터를 이용한 마스크롬 셀 제조방법에 있이서, 반도체 기판(38)위에 절연막(37)을 형성하고 상기 절연막(37)상에 소정의 도전형으로 도핑된 실리콘바(31)를 형성하는 단계; 상기실리콘바(31) 표면과 식각된 지역의 단차를 줄이기 위해 절연물질을 상기 실리콘바(31) 사이에 채워 넣고 상기 실리콘바(31)상에 게이트 산화막(34)을 형성하는 단계; 전체 구조 상부에 폴리실리콘막을 증착하고 상기 폴리실리콘막을 패턴하여 워드라인용 게이트 전극(35)을 형성하는 단계; 소오스/드레인 마스크를 사용하여 상기 실리콘바와 같은 형의 고농도 불순물 이온을 주입하여 셀의 소오스/드레인 영역을 형성하는 단계; 및 롬 코딩 마스크를 사용하여 원하는 셀에 롬 코딩을 위해 상기 실리콘바와 같은 형의 이온 주입을 실시하는 단계를 포함해서 이루이진 모스-공핍형-오프 트랜지스터를 이용한 마스크를 셀 제조방법.
  6. 제5항에 있이서, 상기 절연막(37)은 실리콘 기판(38)에 실리콘양과 동일한 산소 이온을 주입하여 형성되는 것을 특징으로 하는 모스(M0S)-공핍형-오프 트랜지스터를 이용한 마스크롬 셀 제조방법.
  7. 제5항에 있어서, 상기 절연막(37)은 ZMR(Zone Melting Recrystallization), SDB(Siliconwafer Direct Bonding), 에피택셜층 성장(epitaxial layer growth)중 어느 하나의 방법으로 형성되는 것을 특징으로 하는 모스-공핍형-오프 트랜지스터를 이용한 마스크롬 셀 제조방법.
  8. 제5항에 있이서, 상기 실리콘바(31)는 P형 불순물을 도핑된 것을 특징으로 하는 모스-공핍형-오프 트랜지스터를 이용한 마스크롬 셀 제조방법.
KR1019920027312A 1992-12-31 1992-12-31 모스-공핍형 컽-오프 트랜지스터 및 그 트랜지스터를 이용한 마스크롬 셀 제조방법 Expired - Fee Related KR960012261B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920027312A KR960012261B1 (ko) 1992-12-31 1992-12-31 모스-공핍형 컽-오프 트랜지스터 및 그 트랜지스터를 이용한 마스크롬 셀 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920027312A KR960012261B1 (ko) 1992-12-31 1992-12-31 모스-공핍형 컽-오프 트랜지스터 및 그 트랜지스터를 이용한 마스크롬 셀 제조방법

Publications (2)

Publication Number Publication Date
KR940016928A KR940016928A (ko) 1994-07-25
KR960012261B1 true KR960012261B1 (ko) 1996-09-18

Family

ID=19348463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920027312A Expired - Fee Related KR960012261B1 (ko) 1992-12-31 1992-12-31 모스-공핍형 컽-오프 트랜지스터 및 그 트랜지스터를 이용한 마스크롬 셀 제조방법

Country Status (1)

Country Link
KR (1) KR960012261B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100552287B1 (ko) * 1998-05-04 2006-05-16 삼성전자주식회사 액정 표시 장치의 제조 방법

Also Published As

Publication number Publication date
KR940016928A (ko) 1994-07-25

Similar Documents

Publication Publication Date Title
US4701776A (en) MOS floating gate memory cell and process for fabricating same
US4822750A (en) MOS floating gate memory cell containing tunneling diffusion region in contact with drain and extending under edges of field oxide
KR900008207B1 (ko) 반도체기억장치
EP0389721A2 (en) Flash EPROM cell and method of making such cell
JP3455452B2 (ja) 半導体デバイス及びその製造方法
WO1983003709A1 (en) Process for forming complementary integrated circuit devices
US3883372A (en) Method of making a planar graded channel MOS transistor
US5153146A (en) Maufacturing method of semiconductor devices
US20060273391A1 (en) CMOS devices for low power integrated circuits
US20050037581A1 (en) Multibit ROM cell and method therefor
KR100622675B1 (ko) 터널링 전계효과 트랜지스터
KR960012261B1 (ko) 모스-공핍형 컽-오프 트랜지스터 및 그 트랜지스터를 이용한 마스크롬 셀 제조방법
US6589828B2 (en) Fabricating a thin film transistor having better punch through resistance and hot carrier effects
JPH0427696B2 (ko)
US5610428A (en) Semiconductor integrated circuit
US4196507A (en) Method of fabricating MNOS transistors having implanted channels
JP2595058B2 (ja) 不揮発性半導体記憶装置の製造方法
US5850360A (en) High-voltage N-channel MOS transistor and associated manufacturing process
JPS6359258B2 (ko)
KR0147649B1 (ko) 불휘발성 반도체 메모리 장치 제조방법
KR100252747B1 (ko) 플래쉬메모리소자및그제조방법
KR910009743B1 (ko) 고속 및 고전압 반도체소자와 제조방법
KR100371284B1 (ko) 플랫 셀형 반도체 메모리 장치의 제조 방법
KR930010117B1 (ko) 바이메스 구조의 반도체 장치
KR940004608B1 (ko) 박막트랜지스터에서 선택적인 텅스텐 플러그를 이용한 콘택제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R17-X000 Change to representative recorded

St.27 status event code: A-5-5-R10-R17-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

FPAY Annual fee payment

Payment date: 20050822

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20060919

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20060919

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000