[go: up one dir, main page]

KR960005180Y1 - 자동 발란스 레벨 제어회로 - Google Patents

자동 발란스 레벨 제어회로 Download PDF

Info

Publication number
KR960005180Y1
KR960005180Y1 KR2019910004530U KR910004530U KR960005180Y1 KR 960005180 Y1 KR960005180 Y1 KR 960005180Y1 KR 2019910004530 U KR2019910004530 U KR 2019910004530U KR 910004530 U KR910004530 U KR 910004530U KR 960005180 Y1 KR960005180 Y1 KR 960005180Y1
Authority
KR
South Korea
Prior art keywords
transistor
input terminal
resistor
level control
automatic balance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR2019910004530U
Other languages
English (en)
Other versions
KR920020368U (ko
Inventor
김석진
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019910004530U priority Critical patent/KR960005180Y1/ko
Publication of KR920020368U publication Critical patent/KR920020368U/ko
Application granted granted Critical
Publication of KR960005180Y1 publication Critical patent/KR960005180Y1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

내용없음.

Description

자동 발란스 레벨 제어회로.
제1도는 종래 자동 발란스 레벨 제어회로도.
제2도는 본 고안 자동 발란스 레벨 제어회로도.
* 도면의 주요부분에 대한 부호의 설명
Q1-Q7: 트랜지스터 PD : 수광다이오드
R1-R4: 저항 Vref : 기준전압
PIN : 포시티브입력단자 NIN : 네가티브입력단자
본 고안은 바이폴라 전지증폭기입력단의 자동 발란스 레벨 제어회로에 관한 것으로, 특히 리모콘 전지증폭기의 입력단에 삽입하여 형광등불빛등 기타 직류노이즈신호에 의한 오동작을 방지하기 위한 자동 발란스 제어회로에 관한 것이다.
종래의 자동 발란스 레벨 제어회로는 첨부된 도면 제1도에 도시된 바와 같이 기준전압(Vref)에 의해 온-오프 스위칭되는 트랜지스터(Q1)의 콜레터가 전원단자(Vcc)에 연결되고 그 트랜지스터(Q1)의 에미터는 전류원(IC1)에 연결됨과 아울러 저항(R1)을 통해 트랜지스터(Q2)의 베이스와 수광다이오드(PD)의 캐소우드, 전지증폭기의 포시티브입력단자(PIN) 및 트랜지스터(Q4)의 콜렉터에 연결되고, 상기 트랜지스터(Q1)의 에미터는 직렬연결된 다이오드(D1) 및 저항(R2)과 이와 병렬 연결된 저항(R1)을 통해 트랜지스터(Q4)의 에미터에 공통접속된 후 그 트랜지스터(Q1)의 베이스가 전지증폭기의 네가티브 입력단자(NIN) 및 트랜지스터(Q3)의 베이스에 연결되며, 상기 트랜지스터(Q2)(Q3)의 콜렉터는 에미터가 전원단자(Vcc)에 공통접속된 트랜지스터(Q5)(Q6)의 콜렉터에 연결됨과 아울러 그 트랜지스터(Q2)(Q3)의 에미터가 공통접속되어 전류원(IC2)에 연결구성되어 있다.
이와 같이 구성된 종래 자동 발란스 레벨제어회로는 먼저 기준전압(Vref)이 트랜지스터(Q1)의 베이스에 인가되고, 전지증폭기의 네가티브입력단자(NIN)로부터 출력된 로우전위가 트랜지스터(Q3)(Q4)의 베이스에 인가되면 트랜지스터(Q3)는 오프되고, 트랜지스터(Q1)(Q4)는 턴-온된다.
이에 따라 전원단자(Vcc)의 전압이 상기 트랜지스터(Q1)를 통해 전류원(IC1)으로 바이패스됨과 아울러 저항(R1)을 통해 트랜지스터(Q2)의 베이스와 전지증폭기의 포시티브입력단자(PIN) 및 수광다이오드(PD)의 캐소우드에 인가되므로 상기 트랜지스터(Q2)가 턴-온되어 전원단자(Vcc)의 전압이 트랜지스터(Q5)(Q2)를 통해 전류원으로 바이패스되며, 또한 상기 트랜지스터(Q1)를 통한 전원단자(Vcc)의 전압이 직렬연결된 다이오드(D1)와 저항(R1) 및 이와 병렬연결된 저항(R3)을 통하고, 다시 전지증폭기의 네가티브입력단자(NIN)에 의해 턴-온된 트랜지스터(Q4)를 통해 수광다이오드(PD) 및 전지증폭기의 포시티브입력단자(PIN)에 인가된다.
이때 전지증폭기의 포시티브입력단자(PIN)의 전압은 수광다이오드(PD)에 전류가 없을 경우에 상기 트랜지스터(Q1)의 에미터로 흐르는 전압과 동일하게 유지되다가 수광다이오드(PD)에 전원단자(Vcc)의 전류가 흐르게 되면 그에 따라 포시티브입력단자(PIN)의 전압이 변화하게 된다.
즉, 포시티브입력단자(PIN)의 전압 Vp = V1- (I0·R1)이 된다. (여기서, V1은 트랜지스터(Q1)의 에미터에 흐르는 전압이고, I0는 수광다이오드(PD)의 전류이다).
이와 같은 동작에서 외부로부터 큰 잡음신호 (예 : 형광등불빛 및 기타 직류노이즈)가 수광다이오드(PD)에 입력되어 그 수광다이오드(PD)의 전류가 한계이상 흐르게되면 포시티브입력단자(PIN)가 한계전압이하로 떨어져 전지증폭기가 오동작을 하게 되는 문제점이 있었다.
본 고안은 이와 같은 종래의 문제점을 감안하여 전지증폭기의 네가티브입력단자에 PNP 형 트랜지스터를 추가하여 네가티브입력전압의 전류에 따른 변화폭을 줄여 외부잡음신호에 의한 오동작을 방지하도록 자동 발란스 레벨 제어회로를 안출한 것으로, 이하 본 고안을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
제2도는 본 고안 자동 발란스 레벨 제어회로도로서, 이에 도시한 바와 같이, 기준전압(Vref)에 의해 온-오프스위칭되는 트랜지스터(Q1)의 콜렉터를 전원단자(Vcc)에 연결하고, 그 트랜지스터(Q1)의 에미터는 전류원(IC1)에 연결함과 아울러 저항(R1)을 통해 트랜지스터(Q2)의 베이스와 수광다이오드(PD)의 캐소우드, 전지증폭기의 포시티브입력단자(PIN) 및 트랜지스터(Q4)(Q5)의 콜렉터에 공통접속하고, 상기 트랜지스터(Q1)의 에미터를 직렬연결된 저항(R2)(R4) 및 이와 병렬뎐결된 저항(R3)을 통해 트랜지스터(Q5)(Q4)의 에미터에 각기 연결하되 그 저항(R2)(R4)의 접속점을 트랜지스터(Q4)의 베이스에 연결한 후 그 트랜지스터(Q5)의 베이스를 전지증폭기의 네가티브입력단자(NIN) 및 트랜지스터(Q3)의 베이스에 연결하며 상기 트랜지스터(Q2)(Q3)의 콜렉터는 에미터가 전원단자(Vcc)에 공통접속된 트랜지스터(Q6)(Q7)의 콜렉터에 연결함과 아울러 그 트랜지스터(Q2)(Q3)의 에미터를 공통접속한 후 전류원(IC2)에 연결하여 구성한다.
이와 같이 구성된 본 고안의 적용, 효과를 상세히 설명하면 다음과 같다.
먼저 기준전압(Vref)이 트랜지스터(Q1)의 베이스에 인가되고, 전지증폭기의 네가티브입력단자(NIN)로부터 출력된 로우전위가 트랜지스터(Q3)(Q5)의 베이스에 인가되면 트랜지스터(Q3)는 오프되고, 트랜지스터(Q1)(Q5)는 턴-온된다.
이에 따라 전원단자(Vcc)의 전압이 상기 트랜지스터(Q1)를 통해 전류원(IC1)으로 바이패스됨과 아울러 저항(R1)을 통해 트랜지스터(Q2)의 베이스와 전지증폭기의 포시티브입력단자(PIN) 및 수광다이오드(PD)의 캐소우드에 인가되므로 상기 트랜지스터(Q2)가 턴-온되어 전원단자(Vcc)의 전압이 트랜지스터(Q6)(Q2)를 통해 전류원(IC2)으로 바이패스되며, 또한 상기 트랜지스터(Q1)를 통한 전원단자(Vcc)이 전압이 직렬연결된 저항(R2)(R4)을 통하고 다시 전지증폭기의 네가티브입력단자(NIN)에 의해 톤-온된 트랜지스터(Q5)를 통해 수광다이오드(PD) 및 전지증폭기의 1에 인가됨과 아울러 저항(R3)을 통해 트랜지스터(Q4)의 에미터에 인가되나, 상기 트랜지스터(Q4)는 저항(R2)을 통한 하이전위에 의해 오프된다.
따라서 상기 수광다이오드(PD) 및 전지증폭기의 포시티브입력단자(PIN)에 흐르는 전류는 다음과 같다.
이에 따라 외부로부터 큰 잡음신호가 수광다이오드(PD)에 입력되어 그 수광다이오드(PD)의 전류가 한계이상 흐르게 되더라도 포시티브입력단다(PIN)에는 일정전압이 유지되므로 전지증폭기가 정상동작을 하게 된다.
이상에서 상세히 설명한 바와 같이 본 고안은 전지증폭기의 입력단에 PNP형 트랜지스터를 추가하여 네가티브입력전압의 전류에 따른 변화폭을 줄여 줌으로써 외부잡음신호에 의한 전지증폭기의 오동작을 방지하게 된다.
즉, 전지증폭기의 네가티브입력단에 영향을 주는 부분을 저전위 전류로 고정해두고, 큰 전류를 네가티브입력전압에 영향을 주지 않는 PNP 트랜지스터로 흐르게 함으로써 전체 바이어스가 안정화되는 효과가 있다.

Claims (1)

  1. 전원전압(Vref)에 의해 스위칭되는 트랜지스터(Q1)(Q2) 및 네가티브입력단자(NIN)의 전위에 따라 스위칭되는 트랜지스터(Q3)로 수광다이오드(PD) 및 포시티브입력단자(PIN)를 제어하는 자동 발란스 레벨 제어회로에 있어서, 상기 트랜지스터(Q1)의 에미터를 저항(R1)을 통해 트랜지스터(Q4)(Q5)와 수광다이오드(PD) 및 포시티브입력단자(PIN)에 공통접속함과 아울러 직렬연결된 저항(R2)(R4) 및 이와 병렬연결된 저항(R3)을 통해 각기 트랜지스터(Q4)(Q5)의 에미터에 연결하고, 저항(R2)(R4)의 접속점을 트랜지스터(Q4)의 베이스에 연결한 후 그 트랜지스터(Q3)의 베이스를 전지증폭기의 네가티브입력단자(NIN)에 연결하여 구성함을 특징으로 한 자동 발란스 레벨 제어회로.
KR2019910004530U 1991-04-03 1991-04-03 자동 발란스 레벨 제어회로 Expired - Lifetime KR960005180Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910004530U KR960005180Y1 (ko) 1991-04-03 1991-04-03 자동 발란스 레벨 제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910004530U KR960005180Y1 (ko) 1991-04-03 1991-04-03 자동 발란스 레벨 제어회로

Publications (2)

Publication Number Publication Date
KR920020368U KR920020368U (ko) 1992-11-17
KR960005180Y1 true KR960005180Y1 (ko) 1996-06-22

Family

ID=19312365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910004530U Expired - Lifetime KR960005180Y1 (ko) 1991-04-03 1991-04-03 자동 발란스 레벨 제어회로

Country Status (1)

Country Link
KR (1) KR960005180Y1 (ko)

Also Published As

Publication number Publication date
KR920020368U (ko) 1992-11-17

Similar Documents

Publication Publication Date Title
US4607232A (en) Low voltage amplifier circuit
KR910005362B1 (ko) 표시구동장치
EP0084722B1 (en) Differential circuit
US4268789A (en) Limiter circuit
EP0238803B1 (en) Stabilized power-supply circuit
US4556805A (en) Comparator circuit having hysteresis voltage substantially independent of variation in power supply voltage
US4608529A (en) Constant voltage circuits
US4717839A (en) Transistor comparator circuit having split collector feedback hysteresis
US4937515A (en) Low supply voltage current mirror circuit
KR960005180Y1 (ko) 자동 발란스 레벨 제어회로
US6903609B2 (en) Operational amplifier
US4184087A (en) Window discriminator or voltage range sensor
US4409558A (en) Gain compensated transistor amplifier
US3852658A (en) Bistable, self-compensating transducer circuit
EP0343731A2 (en) Unity-gain current-limiting circuit
US4565973A (en) Current amplifying circuit
KR20050056154A (ko) 광수신 장치 및 이를 구비하는 데이터 통신 장치
US6316995B1 (en) Input stage for constant gm amplifier circuit and method
US6806770B2 (en) Operational amplifier
JPH05129665A (ja) Ｌｅｄ駆動回路
SU1256149A1 (ru) Эмиттерный повторитель
JPH06120809A (ja) 電流切換型論理回路
RU2025766C1 (ru) Стабилизатор постоянного тока с непрерывным регулированием
JP2804678B2 (ja) 光検出装置
JPS5928936B2 (ja) 光電スイッチ

Legal Events

Date Code Title Description
UA0108 Application for utility model registration

Comment text: Application for Utility Model Registration

Patent event code: UA01011R08D

Patent event date: 19910403

UG1501 Laying open of application
A201 Request for examination
UA0201 Request for examination

Patent event date: 19940330

Patent event code: UA02012R01D

Comment text: Request for Examination of Application

Patent event date: 19910403

Patent event code: UA02011R01I

Comment text: Application for Utility Model Registration

UG1604 Publication of application

Patent event code: UG16041S01I

Comment text: Decision on Publication of Application

Patent event date: 19960529

E701 Decision to grant or registration of patent right
UE0701 Decision of registration

Patent event date: 19960830

Comment text: Decision to Grant Registration

Patent event code: UE07011S01D

REGI Registration of establishment
UR0701 Registration of establishment

Patent event date: 19961016

Patent event code: UR07011E01D

Comment text: Registration of Establishment

UR1002 Payment of registration fee

Start annual number: 1

End annual number: 3

Payment date: 19961016

UR1001 Payment of annual fee

Payment date: 19990531

Start annual number: 4

End annual number: 4

UR1001 Payment of annual fee

Payment date: 20000518

Start annual number: 5

End annual number: 5

UR1001 Payment of annual fee

Payment date: 20010525

Start annual number: 6

End annual number: 6

UR1001 Payment of annual fee

Payment date: 20020517

Start annual number: 7

End annual number: 7

UR1001 Payment of annual fee

Payment date: 20030520

Start annual number: 8

End annual number: 8

UR1001 Payment of annual fee

Payment date: 20040331

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20050524

Year of fee payment: 10

UR1001 Payment of annual fee

Payment date: 20050524

Start annual number: 10

End annual number: 10

EXPY Expiration of term
UC1801 Expiration of term

Termination category: Expiration of duration

Termination date: 20070110