KR960003357B1

KR960003357B1 - d.c.-결합형 비디오 클램핑 회로

Info

Publication number: KR960003357B1
Application number: KR1019870012010A
Authority: KR
Inventors: 웬츙린
Original assignee: 제너럴 인스트루먼트 코포레이션; 리차드 엠. 호프만
Priority date: 1986-10-30
Filing date: 1987-10-29
Publication date: 1996-03-08
Anticipated expiration: 2007-10-29
Also published as: KR880005796A; CA1265609A; US4688097A; JPS63117570A; JP2519948B2; CA1265609C

Abstract

내용 없음.

Description

d.c.-결합형 비디오 클램핑 회로

도면은 본 발명의 한 실시예에 따른 d.c.-결합형 클램핑 회로의 개략도.

* 도면의 주요부분에 대한 부호의 설명

10 : 입력단자 12 : d.c. 연산 신호 증폭기

R1,R4,R6,R7,R31,R32 : 저항기 C : 캐패시터

14 : 비교기 15 : 다이오드

Q1 : 트랜지스터 16 : 에러 증폭기

R : 궤환 저항기 18 : 제1접촉자

20 : 모우드 선택 스위치 22 : 제2접촉자

24 : 제3접촉자 26,R5 : 가변저항기

본 발명은 텔레비젼 신호 프로세싱에 관한 것으로, 더욱 상세히 말하자면 비디오 신호의 동기 선단부(sync tip)을 고정 레벨로 클램핑하기 위한 d.c. 회로에 관한 것이다.

텔레비젼 신호는 시변 화상(time-varying picture) 또는 비디오 신호와 함께, 동기 펄스 및 컬러 버스트 신호(color burst signals)와 같은 제어 정보를 포함한다.

이 합성 신호는 케이블 텔레비젼 시스템 헤드 엔드(head end)의 변조기에 인가되는 비디오 정보를 적합하게 특정하기 위해서 유지되야 하는 d.c. 레벨을 나타낸다. 더욱 상세히 말하면, 비디오 신호를 변조하기 위한 적합한 기준을 보장하기 위하여, 동기 펄스 신호의 말단부 또는 선단부는 고정된 레벨로 클램프되어야 하는데, 이 레벨은 통상적으로 복조기내의 흑(blaek) 레벨 및 변조기의 0(zero)% 변조 기준으로 불리워진다. 종래의 텔레비젼 수상기에서 이 클램핑은 전형적으로 미합중국 특허 제3,750,038호의 기술된 바와 같은 다수의 공지된 a.c-결합 형 클램핑 회로 설계 중의 한 설계에 의해 달성된다. 한 전형적인 종래의 클램핑 회로에서는, 동기 선단부를 바람직한 고형 레벨로 유지하기 위해 신호 경로 상에 전하 저장 캐패시터가 사용된다.

디스크램블링(descrambling)을 구비한 가입자에 스크램블된 텔레비젼 신호를 전송하기 위해 위성 및 케이블을 사용함에 따라, 정상적인 즉 비-스크램블되지 않은 텔레비젼 신호와 함께 스크램블된 텔레비젼 신호를 전송하는 것이 상당히 증가하게 되었다. 텔레비젼 신호를 스크램블링 하는 한가지 통상적인 방법에 의하면, 전송 신호내의 동기 신호의 레벨이 억제된다. 그러나, 동기가 억제된 스크램블 신호는 동기 선단부가 스크램블된 신호내에 감추어지기 때문에 종래의 a.c-결합형 동기 클램핑 회로에 의해 처리될 수 없다. 신호가 클램프될 수 있는 흑레벨 동기 선단부가 없기 때문에, 종래의 a.c-결합형 클램프는 스크램블된 신호를 임의의 레벨로 클램프한다.

이런 이유로, 종래의 케이블 텔레비젼 헤드 단부 장치가 정상 및 동기 억제 스크램블 신호들을 처리할 수 있게 하기 위하여 전형적으로는 별개의 d.c-결합형 증폭기가 스크램블된 비디오 신호를 처리하기 위해 제공된다. 이 부가적인 클램핑 회로는 사용자가 정상 및 스크램블된 텔레비젼 신호들을 관측할 수 있게 하기 위해 텔레비젼 수상기 내에 사용되는 회로 하드웨어 또는 수상기에 관련된 변환기를 복잡하게 만들고 비용을 증가시킨다.

본 발명의 목적은 정상적인 비디오 신호 및 동기가 억제된 스크램블 비디오 신호 모두에 대해 효율적으로 작동하는 신호 클램핑 회로를 제공하기 위한 것이다.

본 발명의 더욱 특정한 목적은 단일 d.c-결합형 클램핑 회로가 정상적인 비디오 신호 및 스크램블 비디오 신호 모두에 대한 처리를 수행하는데 효율적인 비디오 클램핑 회로를 제공하기 위한 것이다.

정상적인 비디오 신호를 프로세싱하기 위한 본 발명의 회로에서는, 동기 선단부레벨내의 임의의 편이를 검출 및 보상하고 동기 선단부를 기준으로 또는 흑 레벨에 클램프하기 위해 신호 증폭기, 피크치 검출기, 및 에러 증폭기를 포함하는 궤환(feedback) 경로가 사용된다. 스크램블되지 않은 형태로 스크램블된 비디오 신호를 수신하는 것이 바람직할 때, 궤환 경로를 디스에이블 또는 비접속(disabled or disconnected)시키고 고정된 기준 전압을 신호 증폭기에 인가하기 위해 스위치 장치가 제공된다.

상술한 목적 및 후술하는 이러한 다른 목적을 달성하기 위하여, 본 발명은 첨부된 특허 청구 범위내에서 규정되고 첨부도면을 고려하여 다음 명세서내에 기술되는 바와 같은 d.c-결합형 비디오 클램핑 회로에 관련된다.

이하 첨부 도면을 참조하여 본 발명을 상세히 설명하겠다.

도면을 참조하면, 도시된 회로는 정상적인 비디오 신호 또는 동기를 억제시켜 스크램블된 비디오 신호 일 수 있는 입력 비디오 신호를 수신하기 위한 입력 단자(10)을 포함한다. 입력 단자(10)는 저항기(R4)를 통해 d.c. 연산 신호 증폭기(12)의 반전 입력에 접속된다. 병렬 접속된 저항기(R6) 및 캐패시터(C)를 포함하는 궤환 경로는 증폭기(12)의 출력과 이것의 비반전 입력 사이에 접속된다.

증폭기(12)의 출력은 외부 변조기(도시하지 않음) 및 비교기(14)의 비반전 입력에 인가되는데, 이 비교기의 출력은 다이오드(15)의 애노드에 접속된다. 다이오드(15)의 출력 또는 캐소드는 비교기(14)의 다른 반전 입력에 궤환 결합되고, 비교기와 함께, 통상적으로 수신된 텔레비젼 신호내의 동기 선단부 신호의 레벨을 검출하는 피크치 검출기 회로를 구성한다.

피크치 검출기 회로의 출력은 트랜지스터(Q1)의 베이스에 인가되는데, 이 트랜지스터의 에미터는 저항기(R1)을 통해 에러 증폭기(16)의 반전 입력에 접속된다.

저항기(R7)은 트랜지스터(Q1)의 에미터와 접지사이에 접속된다. 트랜지스터(Q1)은 피크치 검출기 회로와 에러 증폭기사이에서 임피던스 버퍼(buffer)로서 동작한다. 에러 증폭기(16) 비반전 입력은 가변 저항기(R5)를 통해 기준 전위 V+에 결합되고, 에러 증폭기(16)의 출력은 궤환 저항기(R_f)를 통해 에러 증폭기(16)의 다른(-) 입력에 접속된다. 저항기(R5)의 저항값은 동기 선단부를 클램프하기에 바람직한 기준 전압을 설정하도록 설정된다.

에러 증폭기(6)의 출력은 저항기(R32)를 통해 모우드 선택 스위치(20)의 제1접촉자(18)에 결합되는데, 이 스위치는 제2접촉자(22)와 제3접촉자(24) 사이로 이동 가능한 스위치 부재를 포함한다. 접촉자(22)는 저항기(R31)을 통해 신호 증폭기(12)의 다른(+) 입력에 접속되고, 접촉자(24)는 가변 저항기(26)을 통해 기준 d.c. 전원 V+에 접속된다.

본 발명의 회로의 동작시에, 정상적인 비디오 신호 즉, 스크램블되지 않은 비디오 신호를 수신하는 것이 바람직할때, 스위치(20)은 접촉자(18 및 22)를 접속시켜 에러 증폭기(16)의 d.c. 출력을 d.c. 신호 증폭기(12)의 (+) 입력에 접속시키도록 도면에 실선으로 도시한 상태로 배치된다. 입력 비디오 신호는 d.c. 신호 증폭기(12)내에서 (통상적으로 10db만큼) 증폭되고 반전된다. 신호 증폭기(12)의 출력에서 얻어진 증폭 및 반전 신호는 동기 선단부의 d.c. 레벨이 검출되는 피크치 검출기 회로에 인가된다. 이 레벨 신호는 동기 선단부 레벨이 가변 저항기(R5)를 통해 에러 증폭기(16)의 다른 입력에 인가된 기준 레벨 신호와 비교되는 에러 증폭기(16)의 입력에 버퍼를 통해 인가된다. 검출 및 기준 동기 선단부 레벨들 사이가 편이된 경우에는, 대응되는 에러 신호가 발생되어 에러 증폭기(16)내에서 증폭된다.

증폭된 에러 신호는 신호 증폭기(12)의 출력에서의 출력 동기 선단부가 실질적으로 바람직한 기준(흑) 레벨로 유지되도록 신호 증폭기의 이득을 제어하기 위해 스위치(20)을 통해 d.c. 신호 증폭기(12)의 한 입력에 인가된다.

그러므로, 동기 선단부 레벨이 계속적으로 모니터(monitored)되고, 궤환 구성(feedback arrangement)에 의해, 동기 선단부 레벨에 있어서의 임의의 변화가 거의 제거되거나 최소화된다.

출력 및 입력 동기 선단부 레벨내의 변화관계는 다음과 같이 나타낼 수 있다.

여기서, R3=R1+R32

이 식으로부터, 동기 선단부 레벨내의 2% 이하의 변화가 에러 증폭기(16)의 이득을 적당히 설정함으로써 용이하게 달성될 수 있다는 것을 알 수 있다.

스크램블된 비디오 신호를 수신하는 것이 바람직할때, 스위치(20)은 접촉자(22)가 접촉자(24)에 접속되는 것으로 도면에 파선으로 도시한 위치에 배치된다.

스크랩블된 비디오 신호를 수신하기 위한 이 상태에서는 피크치 검출기 및 에러 증폭기로 구성되는 궤환 경로가 디스에이블되거나 비 접속(disabled or disconnected)되고, 고정된 기준 전압은 d.c. 신호 증폭기(12)의 고정 이득을 설정하여 스크램블된 비디오 신호를 처리하기 위해 요구되는 대로 스크램블된 비디오 신호를 클램프시키는 기준을 설정하기 위해 가변 저항기(26)을 통해 d.c. 신호 증폭기(12)에 인가된다.

상기 설명으로부터, 클램프 회로가 d.c.-결합형이기 때문에, 신호 증폭기의 동기 선단부 기준 전압 대신에 고정된 기준 전압을 인가함으로써 스크램블된 비디오 신호를 프로세싱하기 위해 사용될 수 있고, d.c.-결합형 클램프가 구성부품수와 가격면에서 a.c-결합형 클램프 보다 더욱 양호하고 임의의 비디오 입력을 수용하여 처리하기 위해 용이하게 사용될 수 있다는 것을 알 수 있다. 또한, 본 발명의 원리 및 범위를 벗어나지 않고서 상술한 본 발명의 실시예에 대해 변형을 할 수도 있다.

Claims

입력단자, 상기 입력 단자에 결합된 정상적인 비디오 신호 또는 스크램블된 비디오 신호를 수신하기 위한 제1입력을 갖고 있는 d.c. 신호 증폭기, 상기 신호 증폭기를 출력에 접속되고, 정상적인 비디오 신호의 동기 선단부 레벨을 검출하기 위한 장치와, 바람직한 기준 레벨로부터의 동기 선단부 레벨의 변화를 나타내는 에러 신호를 발생시키기 위해 상기 검출 장치의 출력에 결합된 에러 증폭기를 포함하는 궤환 장치 및 제1상태에 있을 때, 즉 정상적인 비디오 신호를 수신하는 것이 바람직할 때, 상기 에러 신호를 상기 신호 증폭기의 제2입력에 인가하고, 제2상태에 있을 때, 즉 스크램블된 비디오 신호를 수신하는 것이 바람직할 때, 기준 전압을 상기 신호 증폭기의 상기 제2입력에 접속시키는 제어 장치를 포함하는 것을 특징으로 하는 d.c-결합형 비디오 클램핑 회로.
제1항에 있어서, 상기 검출 장치의 출력과 상기 에러 증폭기의 입력 사이에 삽입된 임피던스 버퍼를 더 포함하는 것을 특징으로 하는 클램핑 회로.
제1항에 있어서, 상기 제어 장치가 상기 제1상태와 제2상태 사이에서 동작하는 스위치를 포함하는 것을 특징으로 하는 클램핑 회로.