[go: up one dir, main page]

KR950023193A - Redundancy control method of redundant processor board and its device - Google Patents

Redundancy control method of redundant processor board and its device Download PDF

Info

Publication number
KR950023193A
KR950023193A KR1019930027684A KR930027684A KR950023193A KR 950023193 A KR950023193 A KR 950023193A KR 1019930027684 A KR1019930027684 A KR 1019930027684A KR 930027684 A KR930027684 A KR 930027684A KR 950023193 A KR950023193 A KR 950023193A
Authority
KR
South Korea
Prior art keywords
redundant
processor board
processor
predetermined
board
Prior art date
Application number
KR1019930027684A
Other languages
Korean (ko)
Other versions
KR960014697B1 (en
Inventor
조찬순
Original Assignee
정장호
금성정보통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정장호, 금성정보통신 주식회사 filed Critical 정장호
Priority to KR1019930027684A priority Critical patent/KR960014697B1/en
Publication of KR950023193A publication Critical patent/KR950023193A/en
Application granted granted Critical
Publication of KR960014697B1 publication Critical patent/KR960014697B1/en

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Saccharide Compounds (AREA)

Abstract

본 발명은 백보드에서 이중화로 운용되는 각 슬롯쌍에 싱글로 운용되는 두개의 프로세서 보드 또는 이중화로 운용되는 한쌍의 프로세서 보드가 모드 장착 가능하도록 해주는 백보드 슬롯을 이중화 또는 싱글 운용하기 위한 프로세서 보드의 이중화 제어방법 및 장치에 관한 것으로, 프로세서 보드에서 출력되는 이중화 신호 출력을 제어하여 싱글로 운용되는 프로세서 보드가 백보드에서 이중화 신호선으로 연결된 두 슬롯에 각각 실장되더라도 정상적인 기능을 수행할 수 있도록 해주는 백보드 슬롯을 이중화 또는 싱글 운용하기 위한 프로세서 보드의 이중화 제어방법 및 장치를 제공하여 백보드의 효율의 증대와 함께 시스템 사용되는 백보드의 수량을 줄일 수 있기 때문에 시스템 전체가격을 낮출 수 있는 효과가 있다.The present invention provides dual control of a processor board for dual or single operation of a back board slot that allows two processor boards operated as a single or a pair of processor boards operated as a redundancy mode to each slot pair operated as a redundant in the back board. The present invention relates to a method and apparatus for controlling a redundant signal output from a processor board so that a single-operated processor board can perform a normal function even if it is mounted in two slots connected to a redundant signal line on the back board. By providing a dual control method and apparatus for the processor board for single operation, the efficiency of the back board can be increased and the number of back boards used in the system can be reduced, thereby reducing the overall system price.

Description

이중화 프로세서 보드의 이중화 제어방법 및 그 장치Redundancy control method of redundant processor board and its device

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제2도는 본 발명에 따른 이중화 제어장치를 설명하기 위한 도면.2 is a view for explaining a redundancy control device according to the present invention.

Claims (2)

임의의 한 시스템에서 특정기능을 이중화 또는 싱글 운용으로 수행하능하고 동일한 내부구조를 갖는 다수의 이중화 프로세서 보드와, 상기 다수의 이중화 프로세서 보드의 이중화 신호 전송을 위한 소정 신호선으로 상호연결되었고 상기 이중화 프로세서 보드가 실장되는 이중화 슬롯쌍 다수개로 구성된 백보드의 운용방법에 있어서, 상기 백보드의 이중화 슬롯쌍에 각각 장착되는 이중화 프로세서 보드에 수행하는 기능과 이중화 또는 싱글 운용여부에 따라 고유 어드레스를 지정하고 상기 고유 어드레스를 교환기의 메인 프로세서에 등록하는 제1단계와; 상기 고유 어드레스를 통해 상기 백보드의 슬롯에 장착된 이중화 프로세서 보드의 이중화 또는 싱글 운용을 위한 소정 이중화 제어신호를 출력하는 제2단계와; 상기 이중화 제어신호를 입력받은 상기 소정 프로세서 보드가 상기 소정 슬롯쌍 상호간에 연결된 이중화 신호선을 통해 송수신되는 이중화 신호의 출력을 차단 또는 통과시키는 제3단계를 포함하여 이루어지는 것을 특징으로 하는 백보드 슬롯을 이중화 또는 싱글 운영하기 위한 프로세서 보드의 이중화 제어방법.The redundant processor board is interconnected with a plurality of redundant processor boards capable of performing a specific function in a single system in a single system or having a single internal structure and having the same internal structure, and predetermined signal lines for transmitting redundant signals of the plurality of redundant processor boards. In a method of operating a backboard consisting of a plurality of redundant slot pairs mounted on the backboard, a unique address is designated according to a function performed on a redundant processor board mounted on each of the redundant slot pairs of the backboard and whether redundant or single operation is performed. Registering with the main processor of the exchange; Outputting a predetermined redundancy control signal for redundancy or single operation of the redundant processor board mounted in the slot of the backboard through the unique address; And a third step of the predetermined processor board receiving the redundancy control signal to block or pass an output of the redundancy signal transmitted and received through a redundancy signal line connected between the predetermined slot pairs. Redundancy control method of processor board for single operation. 소정 시스템의 내부 디바이스 또는 메인 프로세서와의 데이타 송수신을 통해 이중화 또는 싱글 운용방식으로 소정기능을 수행하는 이중화 프로세서 보드에 있어서, 상기 이중화 프로세서 보드의 이중화 또는 싱글 운용여부에 따라 특정 데이타 비트를 출력하는 CPU와, 상기 CPU에서 출력하는 특정 데이타 비트를 디코딩하여 출력하는 디코더부; 및 상기 디코더부에서 출력하는 데이타 비트에 따라 상기 이중화 프로세서 보드로부터 상대편 이중화 프로세서 보드측으로 공급되는 이중화 관련 정보의 흐름을 제어하는 버퍼부를 포함하는 것을 특징으로 하는 이중화 프로세서 보드의 이중화 제어장치.In a redundant processor board performing a predetermined function in a redundant or single operation method through data transmission and reception with an internal device or a main processor of a predetermined system, a CPU for outputting specific data bits according to whether the redundant processor board is redundant or single operation A decoder for decoding and outputting specific data bits output from the CPU; And a buffer unit configured to control a flow of duplication related information supplied from the duplex processor board to a counterpart duplex processor board in accordance with data bits output from the decoder unit. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019930027684A 1993-12-14 1993-12-14 Double processor board KR960014697B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930027684A KR960014697B1 (en) 1993-12-14 1993-12-14 Double processor board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930027684A KR960014697B1 (en) 1993-12-14 1993-12-14 Double processor board

Publications (2)

Publication Number Publication Date
KR950023193A true KR950023193A (en) 1995-07-28
KR960014697B1 KR960014697B1 (en) 1996-10-19

Family

ID=19370953

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930027684A KR960014697B1 (en) 1993-12-14 1993-12-14 Double processor board

Country Status (1)

Country Link
KR (1) KR960014697B1 (en)

Also Published As

Publication number Publication date
KR960014697B1 (en) 1996-10-19

Similar Documents

Publication Publication Date Title
KR960039713A (en) Selector and Multiple Vocoder Interface Devices and Methods in Mobile Communication Systems
KR950023193A (en) Redundancy control method of redundant processor board and its device
KR960038645A (en) Asynchronous serial communication transmitter / receiver between two processors using partner memory
KR970031616A (en) Communication system for selectively using multiple communication transmission methods
KR960042387A (en) Hi-Fi Plus Interrupt Bus Arbitration Method
KR100430235B1 (en) Data transmission control circuit between system board and sub board
KR930004862A (en) Redundant interface device using dual port memory
KR930007471B1 (en) C channel matching device
KR950022597A (en) Inter-processor communication device using PIPO memory
KR960038644A (en) Asynchronous serial communication transmitter / receiver between two processors using partner memory
KR960042391A (en) DM controller in high speed medium computer system
KR940008321A (en) Communication path selection circuit between master and slave systems with redundancy
KR100232229B1 (en) Pci to pci bridge
KR960018955A (en) Programmable controller
KR960039738A (en) Pulse code modulation multiple access and switching device using dual port ram
KR0121116Y1 (en) Message transceiving system among multi-processor
KR940000989A (en) General purpose neural network board for connection with IBM-PC
KR920003185A (en) Node Computer Architecture Supporting Communication Method Between Node Computers in Parallel Processing System
KR910005621A (en) Test and Maintenance Device
KR940020193A (en) AM CODE generator
JPS58131844A (en) Data transmitter
KR970049252A (en) Board Isolation Circuit of Bus System
KR930008646A (en) Personal computer serial communication interface
KR950020231A (en) Dual write method and device for processor board redundancy
JPH01234962A (en) Bus control system

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19931214

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19931214

Comment text: Request for Examination of Application

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 19951208

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19960924

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19961226

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19970103

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19970103

End annual number: 3

Start annual number: 1

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee