[go: up one dir, main page]

KR950021538A - 반도체 집적 회로 - Google Patents

반도체 집적 회로 Download PDF

Info

Publication number
KR950021538A
KR950021538A KR1019940037743A KR19940037743A KR950021538A KR 950021538 A KR950021538 A KR 950021538A KR 1019940037743 A KR1019940037743 A KR 1019940037743A KR 19940037743 A KR19940037743 A KR 19940037743A KR 950021538 A KR950021538 A KR 950021538A
Authority
KR
South Korea
Prior art keywords
mos transistor
channel mos
integrated circuit
semiconductor integrated
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019940037743A
Other languages
English (en)
Other versions
KR0165989B1 (ko
Inventor
고우이찌 구마가이
Original Assignee
가네꼬 히사시
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR950021538A publication Critical patent/KR950021538A/ko
Application granted granted Critical
Publication of KR0165989B1 publication Critical patent/KR0165989B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/90—Masterslice integrated circuits
    • H10D84/903—Masterslice integrated circuits comprising field effect technology
    • H10D84/907—CMOS gate arrays

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

디바이스의 소형화에 관련된 게이트 저항의 증가에 의해 초래되는 회로의 동작 속도의 열화를 방지하기 위한 반도체 집적 회로를 제공하기 위해서는 기본 셀(103)은 P채널 MOS 트랜지스터의 그룹(101) 및 N채널 MOS 트랜지스터의 게이트 폭은 7dm이하로 설정되고, 게이트 전극(108a, 108b, 109a, 109b)는 MOS트랜지스터의 소스 또는 드레인 확산 영역(106a, 106c, 107a, 107c)의 주위를 둘러싸도록 형성되어, 전기적으로 페루프를 형성한다.

Description

반도체 집적 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4A도는 본 발명의 제1 실시예에 따른 기본 셀 어레이의 레이아웃을 도시하는 평면도이고,
제4B도는 기본 셀의 P채널 MOS트랜지스터부의 내부 단면도이며,
제4C도는 기본 셀의 N채널 MOS트랜지스터의 내부 단면도,
제6A도는 본 발명의 제2실시예에 따른 기본 셀 어레이의 레이아웃을 도시하는 평면도이고,
제6B도는 기본 셀의 P 채널 MOS 트랜지스터부의 내부 단면도이며,
제6C도는 기본 셀의 N 채널 MOS 트랜지스터부의 내부 단면도.

Claims (5)

  1. 복수의 기본 셀 각각이 복수의 CMOS 트랜지스터를 포함하고. 상기 CMOS 트랜지스터 각각이 P 채널 MOS트랜지스터 및 N채널 MOS트랜지스터를 포함하도록 구성된 게이트 어레이 및 스탠다드 셀 방식의 반도제 집적 회로에 있어서, 상기 P 채널 MOS 트랜지스터는 전기적으로 페 루프를 형성하기 위해 소스 또는 드레인 확산 영역의 주위를 둘러싸도록 형성된 게이트 전극을 갖는 것을 특징으로 하는 반도체 집적 회로.
  2. 제1항에 있어서, 상기 P 채널 MOS 트랜지스터의 게이트 전극이 P형 폴리실리콘으로 형성되고, N 채널 MOS 트랜지스터의 게이트 전극이 N형 폴리실리콘으로 형성되는 것을 특징으로 하는 반도체 집적회로.
  3. 제1항 있어서, 상기 기본 셀은 SOI 기판 상에 형성되는 것을 특징으로 하는 반도체 집적 회로.
  4. 제1항에 있어서, 상기 P 채널 MOS 트랜지스터 및 상기 N 채널 MOS 트랜지스터의 게이트 폭이 7㎛ 이하인 것을 특징으로 하는 반도체 집적 회로,
  5. 제1항에 있어서, 상기 P채널 MOS트랜지스터 및 상기 N채널 MOS트랜지스터의 게이트 길이가 0.3㎛이하인 것을 특징으로 하는 반도체 집적 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940037743A 1993-12-29 1994-12-28 반도체 집적 회로 Expired - Fee Related KR0165989B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5351532A JP2720783B2 (ja) 1993-12-29 1993-12-29 半導体集積回路
JP93-351532 1993-12-29

Publications (2)

Publication Number Publication Date
KR950021538A true KR950021538A (ko) 1995-07-26
KR0165989B1 KR0165989B1 (ko) 1998-12-15

Family

ID=18417931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940037743A Expired - Fee Related KR0165989B1 (ko) 1993-12-29 1994-12-28 반도체 집적 회로

Country Status (3)

Country Link
US (1) US6057568A (ko)
JP (1) JP2720783B2 (ko)
KR (1) KR0165989B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6144241A (en) * 1997-07-02 2000-11-07 Pericom Semiconductor Corp. Versatile gate-array cell with interstitial transistors for compact flip-flops with set or clear
US6480032B1 (en) * 1999-03-04 2002-11-12 Intel Corporation Gate array architecture
US6344671B1 (en) * 1999-12-14 2002-02-05 International Business Machines Corporation Pair of FETs including a shared SOI body contact and the method of forming the FETs
JP3526450B2 (ja) * 2001-10-29 2004-05-17 株式会社東芝 半導体集積回路およびスタンダードセル配置設計方法
JP2005116969A (ja) 2003-10-10 2005-04-28 Toshiba Corp 半導体装置及びその製造方法
WO2008083180A2 (en) * 2006-12-28 2008-07-10 Marvell World Trade Ltd. Geometry of mos device with low on-resistance
US8042623B2 (en) * 2008-03-17 2011-10-25 Baker Hughes Incorporated Distributed sensors-controller for active vibration damping from surface
EP2803077A4 (en) * 2012-01-13 2015-11-04 Tela Innovations Inc CIRCUITS WITH LINEAR FINFET STRUCTURES
US9318607B2 (en) 2013-07-12 2016-04-19 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59150446A (ja) * 1983-01-29 1984-08-28 Toshiba Corp 半導体集積回路装置
JPS6047441A (ja) * 1983-08-26 1985-03-14 Fujitsu Ltd 半導体集積回路
JPS62244148A (ja) * 1986-04-16 1987-10-24 Nec Corp 半導体装置
JPS6337633A (ja) * 1986-07-31 1988-02-18 Nec Corp 半導体集積回路装置
JP2687490B2 (ja) * 1988-10-14 1997-12-08 日本電気株式会社 論理集積回路
US4975758A (en) * 1989-06-02 1990-12-04 Ncr Corporation Gate isolated I.O cell architecture for diverse pad and drive configurations
JP3038939B2 (ja) * 1991-02-08 2000-05-08 日産自動車株式会社 半導体装置
JP3061928B2 (ja) * 1992-03-30 2000-07-10 日本電気株式会社 半導体装置

Also Published As

Publication number Publication date
KR0165989B1 (ko) 1998-12-15
JPH07202146A (ja) 1995-08-04
JP2720783B2 (ja) 1998-03-04
US6057568A (en) 2000-05-02

Similar Documents

Publication Publication Date Title
KR950021539A (ko) 반도체 집적 회로
DE60235850D1 (de) Komplementäre MIS-Vorrichtung
KR860003659A (ko) 반도체집적회로장치
KR950015828A (ko) 이중 주입 후방 확산된 금속산화물 반도체 장치 및 그 형성 방법
KR920010957A (ko) 박막 반도체 장치
KR920013780A (ko) 고전압 용도에 적합한 직접 회로 장치
KR910001993A (ko) 반도체장치의 제조방법
KR930006737B1 (ko) 반도체장치
KR960026941A (ko) 반도체장치
KR930003415A (ko) 반도체 집적 회로 장치
KR880011924A (ko) 반도체 집적회로장치 및 그 제조방법
KR910017670A (ko) 반도체 집적회로
KR940020424A (ko) 정적 반도체 기억 장치
KR950021538A (ko) 반도체 집적 회로
KR930001413A (ko) 반도체기억장치 및 그 제조 방법
KR900017193A (ko) 스태틱형 메모리
KR890017769A (ko) 반도체 장치 및 제조방법
KR960032771A (ko) 접합 전계 효과 트랜지스터를 갖는 반도체 장치
KR930003235A (ko) 마스터 슬라이스형 반도체 집적회로 장치의 기본셀 형성을 위한 트랜지스터 배치와 마스터 슬라이스형 반도체 집적회로 장치
KR880004589A (ko) 기판바이어스 전압발생기를 구비한 상보형 집적회로 배열
KR870005462A (ko) 감지증폭회로
KR940004807A (ko) 반도체 집적 회로 장치 및 그 제조 방법
KR890011116A (ko) 분리 능력이 증가된 mos 트랜지스터 및 이의 제조 방법
KR960002889A (ko) 반도체 장치 및 그 제조방법
KR890013895A (ko) 배선영역에 매입된 트랜지스터를 갖는 게이트 어레이

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19941228

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19941228

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19980224

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980831

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980921

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980921

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
G170 Re-publication after modification of scope of protection [patent]
PG1701 Publication of correction

Patent event code: PG17011E01I

Patent event date: 19990210

Comment text: Request for Publication of Correction

Publication date: 19990330

PR1001 Payment of annual fee

Payment date: 20010912

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020905

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030915

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040910

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20050909

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20060908

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20060908

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20080809