KR950013022B1 - 변위 측정 장치 - Google Patents

Abstract

내용 없음.

Description

변위 측정 장치

[도면의 간단한 설명]

이제, 이 발명의 실시예가 단지 예시예로서 첨부된 도면들을 참조하여 설명될 것이다.

제 1 도는 엔코더 트랙들에서 얻어진 광학 데이터를 가진 테이프자 및 디지탈 위치 출력을 제공하는 관련 데이터 처리 시스템의 다이어그램.

제 2 도는 테이프 자의 일부를 도시하는 도면.

제 3 도는 데이터 처리 시스템의 아날로그 신호 처리 단계를 도시하는 도면.

제 4 도는 신호 처리 단계의 허가 국부 출력 상태들의 시퀀스와, 테이프 절대 위치 코드(absoluteposition code; APC)의 단일 시퀀스 또는 블럭내에 출력상태들 사이의 변이들의 다이어그램.

제 5 도는 국부 상태 출력과 데이터 처리 시스템의 디지탈 부분의 해독기 단계의 블럭 다이어그램.

제 6 도는 국부 상태 특성 레지스터와 제 5 도의 해독기 단계의 출력이 공급된 계수기 단계의 블럭 다이어드램.

제 7 도는 해독된 APC 비트들을 후속 APC 해독 논리 회로에 제공하는 제 6 도의 특성 레지스터들과 계수기들의 값들상에 작용하는 결정 논리 회로의 블럭 다이어그램.

제 8 도는 데이터 처리 시스템의 제어와 출력 부위를 제공하는 마이크로프로세서에 이용 가능한 현재 국부상태 시퀀스내의 위치 출력을 제공하는 상태 계수 논리 회로를 도시하는 도면.

제 9 도는 제 5-8 도의 국부상태 해독 논리 회로에 공급된 APC 데이터의 처리를 제어하는 APC 결정 논리회로를 도시하는 도면.

제 10 도는 APC 해독 논리 회로의 APC 코드 발생단계를 형성하는 의사 난수 발생기를 도시하는 도면. 그리고

제 11 도는 APC 해독 논리 회로의 나머지를 형성하는 감지된 APC 비트 시프트 레지스터와 비교기 단계를 도시하는 도면이다.

[발명의 상세한 설명]

테이프 자의 광학 마킹들을 판독하여 그로부터 테이프 위치에 대한 정보를 얻는 것이 예를 들어 미합중국특허 제 4,161,781호, 영국특허 제 2,056,660호 및 제 1,571,245호에 알려져 있다. 움직임과 방향만이 알고저하는 것일 경우, 2개의 광전센서만이 요구된다. 이러한 해결책을 사용하여 가동성의 테이프 시스템이 만들어질 수 있고, 그것이 미합중국특허 제 4,161,781호에 기술되어 있다. 근본적으로, 그러한 장치는 테이프가 기지의 위치로부터 변위가 측정될 미지의 위치로 이동할때 출력 상태 변이를 계수한다. 그러나, 위치 정밀도는 첫번째 위치의 정확하고 확실한 인지와 정확한 변이 계수에 좌우된다. 계수되는 마크선의 손상 결과로 운동중에 계수하는데 어떤 오차 발생하는 경우, 기지의 위치가 잘못되고 테이프 전체가 모용하게 된다.

어떤 통로를 따라 운동가능하게 설치된 가동 요소의 절대 위치를 측정하기 위한 방법 및 장치가 미합중국특허 제 4,009,377호(발명자 : 엘름스)에 기술되어 있고, 그것은 그 통로상의 가동 요소의 위치를 독특하게 규정하는 표시들(indicia)의 의사 랜덤 시퀀스(pseudo-random sequence)의 발생을 기초로 한다. 그러나, 별도의 타이밍 트랙을 준비하는 것이 필수적이고 그 타임 트랙을 판독하는데 있어서의 오차들이 틀린 검출표시를 야기하고 측정 위치의 큰 오차를 야기함져, 그로부터 회복이 어렵게 된다. 회전하는 장치의 어드레스(address) 섹숀들에의 2진 시퀀스의 사용이 "일렉트로닉스 레터스" 20, 61-62(1984.1.19에 "비, 아라지"에 의해 기술되어 있다.

[발명의 요약]

본 발명의 목적은, 첫번째 위치가 알려져 있든 아니든 관계없이 현재의 테이프위치를 정확히 측정할 수 있고 초기 테이프 위치와 현재의 테이프 위치 사이의 테이프 마킹들중 일부를 정확하게 측정하도록 말소나 파손에 견디는 테이프 자 또는 다른 변위 측정 장치를 제공하는데 있다.

본 발명의 다른 목적은, 테이프의 공간적인 코드 트랙의 각기 다른 지역들에 감응하는 다수의 센서들을 가지는 변위 측정 장치를 제공하는데 있으며, 이 장치에서, 테이프 이동에 의해 발생되는 일련의 센서 출력 상태들의 분석에 의해 테이프의 절대위치가 코드로부터 추론될수 있다.

대체로 말하면, 본발명은, 위치 트랙을 따라 존재하고 부호화된 위치들을 규정하는 마크들과 간격들을 가지는 부재와, 그 부재를 통과하면서 상기 위치 트랙으로부터 마크들과 간격들을 판독하도록 배치된 센서 수단과, 그 센서수단의 출력을 공급받고 위치 트랙으로부터의 감지되고 해독된 정보로 부터 테이프 위치를 얻도록 배치된 해독 논리(decoding logic)를 포함하는 변위 측정 장치를 제공한다. 간단히 계수되지 않는 부호화된 정보를 가지는 위치 트랙을 테이프자에 사용하는 것은 신규한 것으로 믿어진다.

따라서, 본 발명은, 상대적으로 이동 가능한 판독 수단과 일 부재를 포함하며, 그 부재는 테이프를 따라 연속적으로 부여된 일련의 교번 마킹(alternative marking)들에 의해 규정된 위치 트랙을 가지고 있으며, (a) 상기 교번 마킹들은, 적은수의 엘레멘트들로 이루어진 시이드(seed)에 대한 반복적인 작동의 결과인 의사 랜덤 시퀀스로 각기 다른 값들을 기록하며, 그 시퀸스는 상기 시이드의 길이와 적어도 동일한 길이의 일군의 연속적인 마킹들이 그 시퀀스의 단일 위치에 나타나, 상기 트랙으로부터 판독되고 시이드의 길이와 적어도 동일한 길이를 갖는 일군의 연속적인 마킹들이 상기 판독 수단과 상기 부재의 절대 위치를 규정하도록 하는 성질을 가지고, (b) 상기 판독 수단은, 각 마킹 내 각기 다른 위치들에 응하도록 배열된 적어도 3개의 센서들을 가지고 있고, 여기서 그 마킹들의 패턴과 센서들의 위치는 상기 부재가 센서 수단에 대해 상대적으로 어떤 변위 간격으로 이동할 때마다 센서 하나만이 상태 변화를 하도록 배열되며, 상기 상태는 상기 부재를 따라 해독 논리에 의해 인식 가능한 교번 시퀀스들로 연속적으로 일어나는데, 상기 해독 논리에는 어느 시퀀스가 추종되었는가에 따라 상기 교번 마킹들중 하나에 해당하는 논리값으로 연속적인 상태들이 공급되는 변위 측정 장치를 제공한다.

여기서 사용되는 "교번"이란 용어는 마킹들이 3가지 이상의 종류들로 될 수 있는 가능성을 배제하지 않는다. 그러나, 2가지의 마킹들이 바람직한데, 이는 가장 편리하게 사용되는 시퀀스가 2진법이기 때문이다. 또한 상기 부재를 따라 끝에서 끝까지 배치된 다수의 시퀀스들이 사용도 배제하지 않으나 바람직하지는 못하다. 따라서, 3미터 테이프에서 각 1미터씩 3개의 그러한 시퀀스들이 잇따라 배치될 수 있다.

본 발명은, 적어도 하나의 암호화된 위치 트랙을 규정하는 마크들과 간격들을 가지는 부재와, 상기 적어도 하나의 위치 트랙의 각기 다른 위치들을 검출하여 출력신호들을 제공하는 센서 수단으로서 상기 부재가 어떤 변위 간격으로 센서 수단을 지나 주행한 때마다 상기 센서 수단의 상태들 중 적어도 하나가 변하도록 배열된 센서 수단들을 이용하며, 여기서, 연속적인 단계들에서의 상기 센서 수단들로부터의 국부적인 상태들은 상기 부재를 따라 연속적으로 순차적으로 발생하며, 각 시퀀스에서 그 상태들은, 어느 시퀀스가 추종되었느냐에 따라 상기 부재에 대한 절대 위치 코드(APC)의 하나 또는 다른 논리값으로 연속적인 국부 상태들이 공급되는 해독 논리에 의해 인식된다.

그 국보 상태 시퀀스로부터 추출된 데이터 흐름은 절대 위치 데이터를 제공하도록 사용되며, 이 목적을 위해, 적당한 코딩(coding)시스템이 요구된다. 최대 길이 2진 시퀀스로 알려진 1셋트의 순환 코드들이 적결절한 코드를 발생한다. 이들 코드는 짧고 일정 길이를 갖는 섹숀의 모든 가능한 조합으로 부터 얻어지는 긴 축차 비트(serial bit)패턴들이다. 그들은 n-비트의 2진 시이드로부터 어떤 독립한 피드백 시프트 레지스터에 의해 발생될 수 있고, (a) 임의의 시퀀스내에서의 임의의 n-비트 조합이 독특하고, (b) 그 시퀀스는 유한하며 길이가 오직(2ⁿ-1)비트인 성질을 가진다. 이것은 현 목적에 특별한 이점을 가지는데, 이는 2진 시이트의 일정한 길이와 동일한 길이의 전체 순환 시퀀스중 일부가 시험되는 경우 전체 순환 코드내의 위치가 용이하고 독특하게 추론될 수 있기 때문이다. 더우기, 이것은 섹숀이 어디에서 시작하더라도 적용된다. 그러한 의사 랜덤 시퀀스들과 그들의 성질 및 피드백 시프트 레지스터를 사용한 그들의 발생이 roc.IEEE, 641715-1729(1976.12.12)에서 "에프.제시 맥윌리암"등에 의해 논의되었다.

[바람직한 특징의 설명]

모든 가능한 비트 조합이 순환 APC 시퀀스 코드의 어딘가에서 발생하는 것으로 가정할때, 전술한 해결책의 사용은 오차 보호를 제공하지 못한다. 만일 또는 다수의 비트들이 잘못되게하는 오차들은 매우 큰 위치 오차를 야기할 수 있는데, 이는 이들 시퀀스에 대한 테이프상의 위치들이 올바른 시퀀스와 근접하게 되지 않기 때문이다. 따라서, 적용될 수 있는 효과적인 오차 검출 및/ 또는 교정 기술이 제공된다. 주어진 순환 코드에서 짧은 섹숀 길이가 n-비트 인것으로 가정할때, 이미 언급한 바와 같이 n-비트의 모든 조합에서 n이 시이드내 비트의 수일때 그 순환 코드의 일치(matching)부분이 존재한다. 그러나, (n+1) 비트 섹숀이 시험되는 것을 가정할때는, 그 순환 코드에서 (n+1) 비트 시퀀스의 모든 조합이 일어나지는 않는다. 즉, 주어진 n비트 시퀀스는 순환 코드내 시퀀스들의 어느 것과도 일치하지 않아서 높은 정도의 오차 검출을 제공한다.

여기에 제안된 시퀀스 상태 코딩은 고유적으로 오차 검출 능력을 가진다. 첫째로, 제한된 수의 가능한 국부 상태들만이 허용되고(어떤 다른 것은 오차로 검출된다). 둘째로, 각 상태에서 대개 1,2 또는 3개의 허용 가능한 변이(transition)만이 존재한다. 또한, 절대 위치 코딩은 전술한 바와 같이 자체에 오차 보호 기능이 제공되어 있고, 따라서 전체 시스템이 매우 신뢰성 있게 판독 오차를 탐지할 수 있다. 문제는 오차가 있을때 무엇이 행해져야 하는가에 있다. 사용자를 위한 요구는, 돌이킬 수 없는 상황에 도달하지 않는한 시퀀스가 정확하고 정상적인 판독되어야 한다는 것이다. 국부 상태 시퀀스 오차가 있을때는, 이것은 대부분 테이프 패턴에 대한 손상의 결과인 것으로 보여진다. 적절한 과정의 조치는 다음번의 절대 위치 코드 비트가 부호화될 때까지 계속 국부 상태 변이를 관찰하는 것이다. 또 다르게는, 절대 위치 코드에서의 오차가 발견되고 그것이 그 코드의 오차 교정 능력내에 있지 않을때는, 그 APC 비트는 축적된 APC 비트와 함께 폐기되어야 하고 APC 비트들의 새로운 시이드가 새로운 테이프 위치를 측정할 수 있도록 테이프로 부터 판독되어야 한다. 해독 논리가 오차의 첫번째 APC 비트를 예상되는 APC 비트로 바꿀 수 있으나, 길이 n의 시이드를 가지는 오차의 두번째 APC 비트가 리세트를 야기하도록 배열되는 것이 편리하다.

[시스템 개요]

도면들에는 미터식 또는 영국 도량형식 단위들로 측정되는 길이를 디지털 판독할 수 있는 전자 시스템을 포함하는 스틸 테이프자가 도시된다. 사용시 테이프자는 통상의 스틸 자와 유사한 방식으로 작동하지만, 사용자를 돕는 추가적인 특징들 예를 들면, 테이프 몸체 너비를 고려하여 측정을 나타내는 판독의 자동 보정을 포함한다.

제안된 측정 방법이 제 1 도와 관련하여 후술된다. 스틸 또는 다른 비신장재료로 된 테이프 자(1)는 텐세이터(tensator) 스프링(5)으로 제어되는 통상의 테이프 자에서와 같이 사용되지만 보통 시각적으로 판독 가능한 거리 눈금들(2)에 추가로 1쌍의 공간적으로 부호화된 트랙들(3,4)이 인쇄된다. 생산품의 케이싱(6) 내부에서, 테이프 자(1)는 광-발산 다이오드(31)에 의해 조명되고, 엔코더 트랙들(3,4)의 영상은 렌즈(7)를이용하여 광전센서 어레이(30)상에 형성되며, 그 광전센서 어레이는 1쌍의 엔코더 트랙들(3,4)에 해당하는 그룹 쌍들에 4곳의 감광 지역을 갖게끔 배열된다. 각 감광 지역은 그 엔코더 트랙의 일부를 관찰한다. 어레이(30)의 센서 쌍들은 트랙들(3,4)과 일렬로 되어 있고, 그 트랙들은 마크와 간격 또는 가변 너비들의 흑백지역들에 의해 형성되는 테이프 자(1)상에 인쇄되고 광전 센서들에 영상화된다. 테이프 자(l)의 이동은, 개객의 광전센서(30a)의 감광 지경에 해당하는 테이프 자(1)의 지역이 흑백 사이에서 변화함에 따라 각 광전센서(30a)의 광 레벨을 변화시킨다. 적당한 아날로그 처리 장치에 의해 각 광전센서(30a)의 감광지역에 대해 하나씩 4개의 2진 신호들이 광전센서 출력들에서 발생된다. 신호들의 두 상태들은 각각의 광전센서들에 해당하는 테이프 자(1)상의 지역들은 흑백으로 나타낸다. 엔코더 트랙들(3,4)이 광전센서(30a)의 감광 지역들을 지나 이동함에 따라, 테이프 자(1)의 이동은 2진 신호들을 변화시킨다.

엔코더 트랙들(3,4)의 패턴과 광전 센서들(30)의 간격은, 테이프 자(1)상의 매 위치에 대해, 테이프 자(1)의 점진적인 이동들이 한번에 출력들 중 한 출력만이 상태를 변화하도록 배열된다. 이 조건을 충족시키는 상태들의 시퀀스들은 그레이(Gray) 코드들로 알려져 있다. 추가적으로, 언제든지 이동 방향이 출력 상태들이 변화에서 추론될 수 있게 배열될 수 있다.

제 1 도에서 분명하듯이, 센서 어레이(30)의 출력은 아날로그 처리 회로(8)를 거쳐 CMOS 디지탈 처리 논리 회로(9)에 공급되며, 그 논리 회로(9)는 단일 애플리케이션-스페시파이드 집적회로(application-specified integrated circuit ; ASIC)(10)에서이행되며, 그 집적 회로(10)는 4비트 CMOS 마스크-프로그램 마이크로 프로세서(12)의 입력 포트(11)에 데이터를 제공하고 출력 포트(13)를 통하여 정보와 명령을 수신한다. ASIC(10)의 디지탈 처리 논리 회로(9)는 국부 상태 해독기와 APC 2진 시퀀스 해독기를 포함하며, 그들은 둘다 논리 회로로서 이행되며, 따라서 테이프 지가 고속으로 이동할때에도 코드 트랙들(3,4)에 따를 수 있도록 마이크로 프로세서(12)보다 훨씬 더 빨리 진행될 수 있다. 마이크로 프로세서(12)의 구조는 통상의 계산기 타입 마이크로 프로세서와 유사하며, 포트들(11,13)은 4비트 버스(15)를 거쳐 ALU(16), 누산기(17), 표시 램(18) 및 2-4K 사이즈일 수 있는 범용 램(19)와 통신한다. 키 패드(21)는 12키이들까지 판독할 수 있는 입력 포트(20)를 통하여 버스(5)와 통신한다. 표시되는 출력값은 표시 램(18)에서 통상 64세그멘트들까지의 표시를 구동할 수 있는 표시 구동회로(22)로 공급되고 액정식 표시장치(23)상에 나타난다.

[아날로그 신호 처리 장치]

상기된 바와 같은 두개의 엔코더 트랙들(3,4)은 4개의 광전센서들(30)로 판독되며, 그 광전센서들은 트랙들의 지역을 조명하는 단일 광-발산 다이오드(31) 또는 1쌍의 광-발산 다이오드들(31)에 의해 조명된다. 제 3 도에서, 하나의 광전센서(30a)만 도시되지만, 잔여 3개의 채널들은 예시된 채널과 거의 비슷하다. 각광전 센서 신호는 증폭기(31), 적분기(33)와 비교기(34)로 구성되는 각 신호 조절기를 통하여 지난간다. 또한, 적분기(33)의 출력은 4채널 피크 검출기(35)에 공급되며, 최고 신호 레벨을 지닌 채널의 출력은 제 2 출력의 감쇠기(36)를 통하여 비교기(34)로 공급된다. 이 배열로 인해 신호 레벨이 감쇠기(36)에 의해 세트된 한계내에서 피크 레벨에 가까운 채널들은 4비트 래치(37)에서 논리 1을 기록할 것이고 보다 낮은 신호 레벨을 지닌 채널들은 논리 0을 나타낼 것이다. 검출기(35)의 피크 출력은 광-발산 다이오드(31)의 광도를 제어하는 전압제어 전류원(38)에 공급된다. 발진기와 래치된 게이트들을 포함하는 타이밍 및 제어 회로(39)는 광-발산 다이오드(31)를 스트로브(strobe)하기 위해 출력 선로(40)의 허가 펄스들을 전류원(38)에 공급하며 또한, 래치(37)의 출력이 판독될 수 있는 후속 논리를 명령하기 위해 출력선로(41)의 데이터 레디 펄스를 제공한다. 광-발산 다이오드(31)에 대하여 계속적으로 출력하기 보다는 오히려 펄스들을 사용하면 동력소비를 줄일 수 있다. 그리고, 테이프자가 하우징 안팎으로 신장하고 철회됨에 따라, 선택된 펄스 주파수는 코드 트랙들이 정상의 사용상태하에서 판독되어질 수 있게 충분히 빠르다(예를 들어 40kHz). 피크 검출기(35)와 감쇠기(36)는 테이프자의 표시와 간격(흑백)지역들을 나타내는 2진 출력이 계속적으로 이동되게끔 출력신호 레벨의 동적인 한계 결정을 제공한다.

[국부 상태 해독]

제 4 도는 테이프를 따라 저장된 절대 위치코드 (APC)의 하나의 비트를 각자 형성하는 블록들에서 생기는 국부상태들의 시퀀스를 나타내고, 광전센서들이 0011에서 1100으로 그리고 다시 0011로 상태변화 할 수 있는 2가지 교번 시퀀스들을 나타내며, 이 시퀀스는 취하는 경로에 관계없이 8차 변이에서 0011의 초기값으로 복귀한다. 초기 0011 상태가 인접 블록들 사이에 공통인 채 제 4 도의 좌측 또는 우측 시퀀스를 이행하도록, 트랙들(3),(4)을 형성하는 마크 및 공간 표지의 패턴이 테이프를 따라 처음부터 끝까지 저장될 것임을 이해할 것이다. 테이프(1)와 광전 센서들(30)이 일정 변위 간격을 통해 서로 상대이동될 때 상태변화들이 일어나도록 배열되고, 센서 어레이(30)로 관찰된 바와 같은 국부 상태들의 원하는 시퀀스를 이행하도록 마크 및 간격의 패턴이 계산기에 의해 생성되어 테이프(1)를 따라 저장되며 4비트 패턴의 0과 1 사이 변화들은 각자의 센서들로 관찰된 마킹들의 흑백변화들과 개별 흑백 마킹들의 길이들을 명령한다. 각 경로가 그 인접경로와 단지 1비트씩 차이나고 각 상태가 독특한 값을 가지므로 광전 센서들(30)로 감지된 2개의 연속 상태들이 블록내 위치 및 테이프 운동 방향 둘다를 제공한다는 점에서 각 경로내의 연속 변이들이 그레이(Gray)코드를 따른다는 것이 주목된다. 따라서, 0100과 1100의 연속 출력상태들은 APC 비트 0를 규정하는 우측 경로를 따른 전진 이동에서 위치 3을 독특하게 규정하는 반면, 0110에서 0111로의 변이는 APC 비트 1을 규정하는 좌측 경로를 따르는 후진 테이프 이동에서 위치 6를 독특하게 규정한다.

제 2 도는 상기 계획에 따라 부호화된 마킹을 갖는 테이프의 일부를 나타낸다. 제 2 도에 나타난대로, 테이프(1)상의 마킹 패턴은 적절한 간격을 두고 배열된 센서어레이에 의해 판독될때 제 4 도의 시퀀스를 준수할 것이다. 각 APC 비트는 각 트랙(3),(4)에 한개의 마크를 발생시키고, 이 마크들은 각기 대략 APC 비트 1개에 대응하는 대각선 방향 관련 쌍들로 나타날 것이다. 그러나 이러한 대응성은 정확한 것은 아닌데, 왜냐하면 인접하는 APC 상태들이 합쳐지고 흑색(dark) 마킹들이 때때로 모두다 단일 APC 비트 구간내에 있고 때때로 인접한 APC 비트들 사이의 경계에 걸쳐 뻗어 있어 이 마킹이 인접 비트들에 공통되기 때문이다. 트랙(3) 또는 트랙(4) 내의 각 마킹이 길고(5피치 간격), 중간이고(4피치 간격), 또는 짧으며 (3 피치 간격), 인접마킹 사이의 간격들은 인접한 긴 마킹들쌍의 경우에는 3피치 간격으로, 그리고 짧은 마킹들 쌍의 경우에는 5피치 간격으로 그 사이에서 변한다. 각 APC 0 상태는 트랙들(3),(4)내에서 중간 마킹과 짧은 마킹의 대각선 쌍 또는 짧은 마킹과 짧은 마킹의 대각선 쌍으로서 눈으로 인지될 수 있다. 각 APC 1상태는 중간 마킹 및 긴 마킹의 대각선 쌍 또는 긴 마킹과 긴 마킹의 대각선 쌍의 존재에 의해 인지될 수 있다. 이 마킹들은 트랙(3),(4) 위로 대칭적으로 놓인 4개의 광전센서 세트에 의해 판독되며, 이 센서들이 시계방향으로 또는 반시계방향으로 판독하고 센스들 쌍은 3피치 간격으로 발생하는 각 트랙을 판독한다. 이런배열에 의해, 테이프(1)가 이동함에 따라 센서들의 연속 출력상태들은 제 4 도의 시퀀스를 준수할 것이고, 이런 특성들은 테이프 상의 마킹들과 센서 어레이 사이의 협동에 의해 일어난다.

제 7,8 도의 종료 및 부호화 논리에서 나온 출력들은 다음과 같다.

(1) 현재의 APC 블록내에 기록된 상태변이들의 갯수를 나타내는 "상태 계수", (2) 국부 상태들의 완전한 시퀀스가 통과되었고 새로이 감지된 APC 비트가 해독되었음을 나타내는 "APC 클록"필스, (3) 테이프가 전진 중이면 논리값 1을 가지고 테이프가 후진중이면 논리값 0을 갖는 것을 나타내는 제 7 도의 방향 선로(101), (4) 값 0,1 또는 -1을 갖는 제 7 도의 APC 비트 선로(108), (5) 관찰되고 있는 APC 비트가 1 또는 0에 있을 확률이 동일한 경우에 논리 1에 세트되는 제 7 도의 "APC Hlf"선로(103), 그리고 (6) 국부상태 사이클에 틀린 변이들이 있을 경우에 세트되는 소오차 플랙.

(1)에서 "상태 계수"가 마이크로프로세서(12)에 직접 통과되어 현재 감지된 APC 블록내의 테이프 위치를 나타내고, 블록의 끝에 도달했을 때 나머지 출력들이 APC 결정 논리에 통과된다. 그래서 국부상태 해독논리는 블록이 종료하는 시간과 이 블록이 해독된 APC 비트의 속성을 결정해야 한다.

국구상태 블록내의 발전되는 각 국부상태 변이는 다음의 5가지 형식들 중 하나일 수 있다.

(1) 무효 : 즉, 제 4 도에 어떤 변환도 일어나지 않음. (2) APC 비트 1, 전진 ; (3) APC 비트 1, 후진 ; (4) APC 비트 0, 전진 ; (5) APC 비트 0, 후진 ; 변이가 속하게 될 범위의 판단은 출력래치(37)의 현상태를 앞서의 상태와 비교하는 것을 내포한다. 제 5 도에서, 제 1 클록 위상 ø1과 데이터 레디(ready) 선로(41)는 AND 게이트(56)에 대한 입력들이고, AND 게이트(56)의 출력은 높을때 현상태 레지스터(54)를 클록하고, 따라서 데이터 레디 선로(41)가 통할때 래치(37)의 출력들(Q_--Q3이 클록위상 ø1 만큼 레지스터(54)안에 클록된다. 레지스터(54)의 전상태가 AND 게이트(56)의 출력에 의해 마지막 상태 레지스터(56)안으로 클록된다. 그와 동시에, 레지스터(54),(55)내 값들은 제 4 도의 국부상태 변이 다이어그램을 충족시키고 레지스터들(54),(55)내 상태들이 제 4 도의 다이어그램의 좌측에 있는가 우측에 있는가에 따라 해독된 APC 비트 0 또는 1을 유도하는 해독논리(57)로 클록되고, 그 APC 비트는 선로(50)에서 논리 0 또는 1출력으로 나타난다. 출력선로(51)은 현 테이프 방향(전진 또는 후진)에 유의미한 출력 비트를 제공하고, 출력선로(52)는 APC 블록내의 현위치 인덱스를 제공하고, 출력 선로(53)는 무효플랙을 제공한다. 게이트(56)가 각 위상(ø1)에서 클록되지만, 한 국부상태와 다음 국부상태 사이의 테이프 운동에 대응하여 레지스터(54),(55)의 내용들이 다르다는 것을 비교기(59)가 표시하여 클록 위상 ø1이 클록에 대한 AND 게이트(59a) 입력을 거쳐 부분적으로 래치(58)로 가는 것을 허용하지 않으면, 래치(58)는 선로들(50-53)에서 출력 상태를 변화시키지 않는다.

제 6 도를 보면, 주로 클록 위상 ø2, ø3에서 작용하는 논리가 나타나있다. 선로들(51-53)은 위상 ø3에 클록된 현 특성 레지스터(70)과 소통한다. 그러나 앞 위상 ø2에서, 유효한 변이가 선로(53)에서 플랙되었음을 특성 레지스터(70)에서 AND게이트(71)로 가는 제 2 입력이 나타내면 레지스터(70)의 기존내용이 앞 국부위치 레지스터(60)와 앞 방향 레지스터(61)안에 클록된다. 또한, 나중에 완전히 설명하다시피, 클록 위상 ø2은 AND 게이트(89)가 레지스터(81)에 앞의 연속 유효변이들을 저장하도록 한다. 클록 위상 ø3상에서 다수의 계수기들(75-80)은 변이 계수기(75)의 경우에는 직접적으로, 혹은 계수기 (76-80)의 경우에는 게이트(82-87)을 거쳐 증분되거나 감분된다. 계수기(76)는 선로(51)(53)로부터 게이트(82)를 경유하여 게이트되고 총 유효전진 변이들을 기록한다.

계수기(77)는 입력반전과 더불어 선로(53) 및 선로(51)로부터 게이트(83)을 통해 클록되고 총 유효 후진 변이들을 기록한다. 계수기(78)는 게이트(84)를 거쳐 선로(50),(53)으로부터 게이트되고, 예상된 APC 1비트내에 총 유효변이들을 기록한다. 마찬가지로 계수기(79)는 입력반전과 더불어 게이트(85)를 경유하여 선로(53),(50)로부터 게이트되고, 예상된 APC 0 비트내에 총 유효변이들을 기록한다. 계수기(80)는 주어진 방향의 주어진 APC 비트내에 연속 유효변이들을 기록한다. 다음에 인식된 APC 비트상에 앞서의 방향이 계속되고 배타적 OR 게이트(88)가 허가되면, 계수기(80)에 증분 또는 감분 입력을 제공하는 클록된 플립/플롭(94)이 앞서의 (높은)상태에 남아있고, 게이트(87)에 대한 입력에서의 유효변이는 클록위상 ø3이 계수기(80)로 지나게함으로써 유효 계수들의 숫자를 증분시킨다. 방향변화시에, 배타적 OR 게이트(88)는 플립/플롭(94)을 토글(toggle)하고, 계수기(80)의 내용이 각 클록위상 ø3에서 이제 감분된다. 무효 계수가 선로(53)에서 플랙되거나 리세트 선로 (90)가 동작되면 OR 게이트(93)가 계수기(80)를 리세트한다. 선로(53)내의 현재 비트가 무효이고 계수기(80)의 출력이 0이 아니면 상술한 바대로 위상 ø2상의 계수기(80)로부터 AND 게이트(89)를 거쳐 앞서의 연속 유효변이 레지스터(81)가 로드(load)되며, 배타적 OR 게이트(95)를 거쳐 제어가 된다. 클록위상 ø4에서 계수기(76)내 총전진값이 계수기(77)내 총 후진값과 같으면, 배타적 OR 게이트(99)는 AND게이트(91)의 반전입력에 낮은 출력을 주고 이는 OR게이트(92)를 거쳐 리세트 선로(90)에 공급되어 모든 계수기들 및 레지스터들(75-81)을 그들의 초기상태로 리세트 시킨다. 시스템 리세트 선로(96) 또는 부호화 논리 리세트 선로(97)가 동작 상태일때 OR 게이트(92)를 경유하는 리세팅이 일어난다.

제 7 도에서, 종료 및 부호화 논리가 계수기들(75-81)의 내용에 가해져서, 국부상태 시퀀스의 끝이 일어난 시간을 정하고, 차후 처리를 위한 출력을 제공한다. 계수기(76),(77)내 값들이 비교기(100)에 입력들을 제공하고, 이 비교기의 출력이 선로(101)에서 테이프 전진운동(논리1) 또는 후진운동(논리0)을 표시한다. 레지스터(78),(79)내 총 유효 APC 1 계수 및 총 유효 APC 0 계수는 내용이 같을때를 제외하고는 논리 0 출력을 주는 비교기(102)에 공급된다. 비교기(102)의 출력이 선로(103)에 있다. 선로(103)내 출력이 논리 0이면, 국부상태 사이클(APC 비트)의 절반 이상이 정확하게 해독되었을 확률이 있고, 이것이 차후의 논리에서 인식된다. APC 0 레지스터(79)의 내용이 비교기(104)에 의해 0으로 검출되고 레지스터(78),(79)의 내용들이 비교기(102)에 의해 같은 것을 판단되면, 비교기(104)로부터의 출력과 선로 (103)내 출력은 AND 게이트(105)가 선로(106)에서 주오차를 표시할 수 있게 허가한다. 선로(106)의 오차플랙이 마이크로프로세서(12)에 직접통과되고 표시장치(23)상에 오차 표시를 야기할 것이다. 레지스터(78),(79)의 내용들이 비교기(107)에 공급되고 선로(108)내 비교기의 출력은 감지되고 있는 APC 비트가 논리 1인지 논리 0인지를 나타낸다.

선로(101,103,106,108)의 데이터는 출력 래치(109)로 이송되고, 제 7 도의 나머지 논리는 출력이 그 다음 처리에 이용되어야만 하는가의 여부를 조절하는데 이용된다. 제 1 법칙에 따르면, 현재 상태가 국부 상태 시퀀스의 시작 상태와 같고 연속 유효변이들이 한계값 이상이면, 래치(109)의 출력이 통과될 것이다. 따라서, 레지스터(54)의 현재 상태는 비교기(110)의 한 입력으로 이송는데, 비교기의 다른 입력은 (이때 0011에있는) 국부 상태 시퀀스의 시작값과 같은 값으로 이송된다. 비교기(110)의 출력은 AND 게이트(111)의 한 입력으로 이송되고, AND 게이트의 다른 입력에는 한계값 비교기(112)를 거쳐 연속 변이 계수기(80)의 내용이 이송된다. 다른 입력에는 한계값 비교기(112)를 거쳐 연속 변이 계수기(80)의 내용이 이송된다. 게이트(111)로의 두 입력이 모두 높으면, 논리 1출력이 OR 게이트(113)로 이송되어 이어서 AND 게이트(114)가 그 다음 클록 위상 ø5에서 래치(109)를 클록시킬 수 있어서, 상태 계수 출력들을 래치 즉 버퍼(109)로 래치시킨다. 제 2 법칙에 따르면, 출력 래치(109)가 OR 게이트(113) 및 AND 게이트(114)를 거쳐 ø5에서 클록될 것인데, 그에 따르는 4조건은 다음과 같다.

(a) 그전의 연속 유효변이 계수기(81)의 내용이 비교기(115)에 의해 세트된 한계값을 초과하고, (b) 유효 선로(53)가 세트되며, (c) 현재 방향의 비교기(88)로부터의 입력 선로(116)에 표시된대로 그 전의 유효방향과 같고, (d) 선로(52)의 현재 인덱스가 비교기(118)에 의해 결정된대로 레지스터(60)과 보유된 그 전의 유효 인덱스보다 적다.

상기 4조건이 만족되면 게이트(117)의 출력은 논리 1로 간다. 이 법칙의 목적은, 상태 블록들의 경계에서 최종 블록이 끝나고 새 블록이 감지되는 것을 인지할 수 없게 하는 감지 오차들을 고려하고자 하는 것이다.

제 3 법칙에 따르면, 현재 인덱스가 그 전의 유효 인덱스와 같고(아무 테이프도 움직이지 않음을 표시하는)제로와 같으며 변이의 갯수가(이때는 7변이)사이클의 끝에 인접함을 표시하면, 게이트들(113,114)이 출력 래치(109)를 클록한다. 따라서 다음 조건들을 적용해야 한다.

(a) 한계값(〉7) 검출기 (119)를 통해 이송된 변이 계수 레지스터(75)의 값이 AND 게이트 (120)에 허가 입력을 제공하고, (b) 그 전의 유효 인덱스 레지스터(60)와 선로(52)에 있는 현재 인덱스의 내용이 모두, AND 게이트(120)에 허가 입력을 제공하는 비교기(121)에 의해 결정된 바 0과 같다.

제 3 법칙의 효과는, 블록의 끝에서의 오차에 관계없이 변이를 가져오는 것이다.

제 8 도는, 위치 레지스터(60)에 있는 그 전의 유효 인덱스와 방향 레지스터(61)에 이는 그 전의 유효 방향에 기초한 현재의 판독 APC 상태 시퀀스 내에서 계수기들의 위치를 식별하는데 상태 계수 논리를 보여준다. 누산기(62)는 레지스터(60)로부터의 그전의 유효 인덱스 값을 로드하도록 클록 위상 ø3에서 클록되고, 클록 위상 ø4에서 누산기(6)의 값은 1씩 증분된다. 클록 위상 ø5에서 누산기(62)의 새로운 값은, 레지스터(61)로부터의 테이프 방향과 함께, 마이크로프로세서(12)에 유용한 상태 계수 출력으로 래치(63)로 로드된다. 따라서, 국부 상태 시퀀스내에 판독되는 현재 테이프 위치는 테이프(1)의 훌륭한 위치를 검출하는 마이크로프로세서(12)에 유용하다.

그러므로 뒤이어, 디지탈 프로세싱 논리(9)의 국부 상태 해독 단계는, 디지탈 프로세싱 논리(9)의 일부를 형성하는 그 다음 APC 해독 논리에 APC 비트, 테이프 방향, 및 오차 플랙 정보를 공급하면서, 마이크로프로세서(12)에 의한 직접 처리를 위해 국부 상태 계수 출력을 공급한다.

[APC-해독 논리]

제 9-11 도의 APC 해독 논리는 제 5-8 도의 국부 부호화 논리로부터 APC 비트 정보를 받고, 연속적인 APC 비트들을 한개의 n-비트 APC 워드로 조합하는데, 그때 n-비트 워드는 11 비트 길이이고, 각각의 APC 비트의 검출시, 클록된 n-비트 길이의 시프트 레지스터에 저장된다. 해독 논리는, 초기상태로부터 클록될 때 테이프상에 저장된 APC 비트 시퀀스를 재생하는 APC 코드 발생기, APC 코드 발생기의 상태와 감지된 APC 워드 시프트 레지스터의 상태를 비교하는 비교기, 및 비교하는데 얼마나 많은 레지스터 클록 펄스들이 필요한가를 지시하는 계수기가 있는데, 계수기의 값은 APC 시퀀스의 위치와 테이프의 위치에 중요하다.

일치될 때까지 코드 발생기를 초기설정하고 급속히 클록하는 수단이 제공되고, 이어서 연속적인 입력 APC 비트들에서 클록 함으로써, APC 워드 시프트 레지스터에서의 비트 패턴이 APC 코드 발생기의 상태에 의해 탐지된다. 오차는, 입력 APC 비트가 APC 코드 발생기로부터의 예상되는 APC 비트와 비교하여 일치되지 않으면 오차가 플랙되는 "예견"능력에 의해 체크된다.

제 9 도의 회로는 래치(109)를 거쳐 이송된 APC 데이터의 프로세싱을 제어하고, 매 APC 비트마다 의사랜덤 비트 발생기(PRBG) 클록 선로에서 클록 펄스가 발생되는 정상 모드와, 테이프 위치가 재계산될 수 있도록 순차적인 APC 비트들이 계수되는 리세트 모드 사이에서 토글된다. 오차 상태에서, OR 게이트(130)는 래치(109)를 통해 APC 반(hafl)-비트 출력 선로(103)로부터 입력을 받거나, 국부 상태 논리가 국부 상태 시퀀스를 해독할 수 없다는 것을 또는 국부 상태 논리로부터의 APC 비트가 APC 시퀀에서 예상되는 그 다음 비트가 아니라는 것을 표시하는 선로(129)(제 11 도)로부터의 무효 APC 비트를 받는다.

이런 경우, OR 게이트(130)의 출력은 높아지고 래치(131)를 통해 리세트 선로(132)까지 그 다음 시스템 클록에서 클록된다. 리세트 신호가 마이크로프로세서(12)에서 부터 선로(133)와 출력 포트(13)를 거쳐 들어오면 선로(132) 역시 높아진다. 리세트 선로(312)의 상태는 OR게이트(134)를 통해 이송되어 n-비트계수기(135)를 리세트한다. 선로(132)에 나타낸 오차 신호는, 불량 APC 선로(137)가 낮은 상태가 되도록 래치(136)를 클록하고, 선로(137)의 상태 역시 방향 비교 OR 게이트(138)의 한 입력으로 이송되는데, 테이트가 전진할때 선로(101)로부터의 다른 입력은 논리 1로 되고, 게이트(138)의 방향 출력은 선로(139)에 있게 된다.

선로(101)의 값 역시 래치(140)로 이송되고, 그 래치(140)의 내용은 위상 ø3의 APC 클록 신호가 선로(142)에 발생할때 선로(141)에 나타난다. 선로(101)에서의 전진 방향과 선로(141)에서의 최종 전진 방향이 배타적 OR 게이트(143)에서 비교되고, 서로 다르면 방향 변화 선로(144)가 세트된다. 선로(144)에서의 방향 변화 신호 역시 역전되고 AND 게이트(145)로 이송되는데, 이 게이트의 다른 입력은 APC 클록 위상ø3이고 그 게이트의 클럭은 클록 입력 계수기(135)로 간다. 계수의 방향은 선로들(101,146)의 값에 의해 지배되며, 선로(146)의 신호가 높으면 계수기(135)가 정 방향으로 계수하고, 그 신호가 낮으면 부 방향으로 계수한다. 시프트 레지스터 계수기(135)는 (선로 146의 상태에 따라)〉11 이나 〈-11출력을 갖는데, 그 출력은 선로(148)를 거쳐 래치(149)를 클록하는 OR 게이트(147)로의 입력을 형성한다. 래치(149)로의 입력은 일정 논리 1이다. 래치(136)로의 입력은 일정논리 0이다. 래치들(136,149)은 AND 게이트 (151)의 출력은 선로(150)를 거쳐 유효화된다. AND 게이트 (151)로의 입력들은 비교기 입력 (152)(제 11 도)이고 또한 래치(149)로부터의 "비교하라"출력(153)이다. PRBG 시프트 레지스터(164)의 값이 APC 시프트 레지스터(184)의 값과 같지 않으면, 비교기 선로(152)가 높아지고, "비교하라"선로(153) 및 선로(150) 역시 높게 세트되어, 래치들(149,136)을 유효화한다. 래치들(149,136)의 출력들은 게이트(154)로 역전 및 정상 입력들로서 이송되는데, 그 입력들은 OR 게이트(157)로의 입력으로서 출력 선로(156)에 나타나는 155에서의 시스템 클록 펄스들과 함께 이송된다. 따라서 오차 상태에서 시스템 클록은 의사-랜덤-비트 발생기 (PRBG) 클록(158)과 같다. 비오차 상태에서, 선로(137)는 논리 1로 세트되는데, 논리 1은 선로(142)에서의 APC 클록위상 T3가 AND 게이트(159), 출력선로(160), 및 OR 게이트(157)를 통과하여 선로(142)의 APC 클록이 PRBG 클록(158)을 제공할 수 있게 한다. 따라서 결정 논리는, 선로(155)로부터의 고속 시스템 클록 펄스들이 나타나는 오차 상태와, APC 비트가 선로(142)에서의 펄스에 의해 표시된 대로 해독될 때 클록 펄스가 나타나는 정상 모드사이에서 선로(158)의 출력을 토글한다.

제 10 도는 디지탈 처리 회로 내에서 테이프 상의 APC 비트 시퀀스에 해당되는 의사 난수들의 시퀀스를 발생시키는 의사 랜덤 비트 또는 의사 난수 발생기를 나타낸다. 이 발생기는 현재 APC 위치의 위 또는 아래에 있는 APC 비트를 발생시키도록 테이프의 이동 방향에 따라 제어 될 수 있고 의사 난수 시퀀스 내의 APC 시퀀스의 위치에 대응하는 APC 계수를 발생시킨다. 선로(158)의 PRBG 클록펄스는 방향 선로(101)에 의해 토글되는 방식으로 계수하는 APC 업/다운 계수기(161)에 연결된다. 클록 선로(158)와 방향전환선로(144)는 게이트(162)로 입력되고 게이트(162)는 출력선로(163)를 통해 n 비트 시프트 레지스터(164)로 클록을 제공하고 n 비트 시프트 레지스터(164)의 클록킹 방향은 방향 선로(101)에 의해 세트되고 또한 그 방향는 선로(132)(제 9 도)를 통해 리세트될 수 있다. 이 시프트 레지스터에는 입력(169),(170)이 있고 중간위치들(165-168)에서 탭(tap)들이 취해진다. 탭들(165),(167)은 배타적 OR 게이트(171)로의 입력을 형성하는데, 배타적 OR 게이트(172)의 출력은 시프트 레지스터(164)에 입력(170)을 제공한다. 이러한 탭과 게이트의 조합은 적절한 의사 랜덤 시퀀스를 발생시키도록 선택된다. 탭들(166),(170)은 셀렉터(173)로의 입력을 형성하는데, 셀렉터(173)의 출력(174)은 선로(139)의 비교 방향값의 상태에 달라진다, 따라서, 정상 동작에서는 선로(139)가 전진 및 후진 테이프 이동 사이에서 상태 변화하지만 오차 상태하에서는 선로(139)가 논리 0으로 유지되어 셀렉터들(173),(176)이 전진 운동에 해당하는 시프트 레지스터(164)의 탭들을 보도록 세트된다. 마찬가지로 이 시프트 레지스터로부터의 탭들(169),(175)은 셀렉터(176)로의 입력을 형성하는데, 셀렉터(176)의 출력(177)은 선로(139)의 비교 방향값에 따라 달라진다. 셀렉터(173),(176)에서 나온 출력선로(174),(177)의 비트들은 APC 시퀀스의 예상되는 다음 전진 및 후진 비트들이다. 따라서, 레지스터(164)는 테이프(1)상의 APC 코드(엔코더로 작용하는 유사하게 클록된 시프트 레지스터에 의해 발생될 코드)에 대한 해독리로 작용하고 "예견"능력을 제공한다.

제 11 도는 검출된 APC 비트 들이 비교를 위해 수집되는 방법을 나타낸다. 선로(174)(177)의 예상 APC 비트들은 선로(101)의 신호로 제어되는 셀렉터(182)에 공급되고 그들 중 하나는 출력으로 선로(181)에 넘겨진다. 선로(101)가 높은 상태이면 선로(174)의 전진 비트(비트 f)가 출력되고 그렇지 않으면 선로(177)의 후진 비트(비트 B)가 출력된다. 선로(181)의 예상 APC 비트는 셀렉터(180)로의 한 입력을 형성하는데, 셀렉터(180)의 다른 입력 비트는 선로(108)의 해독 APC 비트이다. 셀렉터(180)는 틀린 APC 신호 선로(137)에 의해 제어되어 정상 상태에서 예상 비트(181)를 선로(183)로 보냄으로써, 해독 APC 시프트 레지스터(184)가 단일 APC 비트를 해독하는 데 있어서 오차를 무시하게 하거나, 새 APC 코드의 누산시 리세트 상태 동안에 선로(108)의 해독 비트를 무시하게 한다. 선로(183)의 검출 또는 치환된 APC 코드 비트들 n비트 시프트 레지스터(184)로 또한 그를 통해 연속으로 공급되는데, 이 레지스터는 최종 n해독 또는 치환 APC 비트들(이 경우 n=11)로 구성된 APC 워드를 누산한다. 배타적 OR게이트(185)는 선로(181)의 예상 APC 비트를 선로(108)의 해독 비트와 비교한다. 이들이 서로 동일하면 게이트(185)의 출력(186)은 낮은 상태로 머물지만 이들이 서로 다르면 게이트(185)의 출력(186)은 높은 상태로 간다. APC 절반 신호가 없을 때 AND 게이트(187)로의 반전입력을 형성하는 선로(103)의 신호는 낮은 상태이다. 예상 APC 비트와해독 APC 비트가 일치되는 동안 선로(186)에서 게이트(187)로 가는 입력은 낮은 상태를 유지하고, 게이트(187)의 출력(188)은 낮은 상태를 지속한다. 그렇지 않으면, 선로(186)과 (188)은 높은 상태로 가서 예상 APC 비트와 해독 APC 비트가 잘못 짝지워짐을 나타낸다. APC 절반 선로(103)가 높은 상태에서 국부상태 해독에서 나온 APC 비트의 불확실을 나타내면 선로(188)는 선로(186)의 상태에 관계없이 낮은 상태를 유지한다. 게이트(185)에서 검출된 해독 APC 비트와 예상 APC 비트에서의 불일치로 래치(202)(후술됨)는 1비트 오차를 지시하도록 세트되고 오차 계수기(207)의 클록킹이 개시된다.

방향전환 선로(144)의 반전된 방향전환 신호와 선로(192)의 위상 T2의 APC 클록신호는 선로(144)가 낮은 상태로 세트되었을 때 APC 클록펄스가 선로(190)로 넘어가도록 AND 게이트(191)로의 입력들을 형성한다. 방향전환 입력선호(144)가 낮은 상태일 때 위상 T2의 APC 클록신호는 시프트 레지스터(184)의 클록입력(195)에 나타난다. 선로(188),(190)의 신호는 AND 게이트(189)에서 조합되는데, AND 게이트(189)의 출력선로(201)는, 조건(i) APC 절반선호(103)가 낮은 상태로 있을 것(ii) 방향전환 선로(144)가 낮은 상태로 있을 것 및 (iii) 선로(186)과 (188)이 높은 상태로 가 있어서 예상 APC 비트와 해독 APC 비트가 서로 다름을 나타내고 있을 것이 충족되면 위상 T2의 APC 클록신호도 이송한다.

AND 게이트(189)의 출력선호(201)에 있는 위상 T2의 APC 클록펄스는 래치(202)로의 클록 입력과 AND 게이트(203)로의 입력으로 나타난다. 선로(201)의 APC 클록펄스가 갖는 효과는, (a) 선로(201)가 높은 상태로 갈 때 논리 1 입력을 가진 래치(202)의 출력(220)을 높은 상태로 세트하는 것과 (b)이 경우 AND 게이트(203)는 선로(220)를 통해 무효 APC 선로(129)로 통과시키도록 허가된다는 것이다.

최초의 틀린 APC 비트가 검출되었을 때, 오차 계수기(207)가 클리어되고 다음 n APC 비트의 세트를 통해 계수하도록 세트되어, 트랙은 시프트 레지스터(184)에서 만들어지는 시퀀스에 관련하여 치환 APC 비트를 유지하게 한다. 테이프 방향전환이 없었고 AND 게이트(216)에 반전입력을 제공하는 방향전환 선로(144)가 낮은 상태이면, 게이트(216)는 선로(217)에 의해 이송되는 위상 T1의 APC 클록펄스를 통과시키고, 그 클록펄스는, 출력 선로(215)에 의해 이송되어 AND 게이트(213)로 간다. AND 게이트(213)의 출력(212)은 게이트(213)로의 입력(215)이 위상 T1의 APC 클록펄스를 이송할 때 클록을 이송한다.

AND 게이트(213)의 입력(214)은 APC 비트가 잘못되었음을 나타내는 래치(202)에 의해 높은 상태로 래치될 것이다. 해독된 APC 비트가 잘못되어 있거나 잘못되었고 그 결과 치환 APC 비트가 시프트 레지스터(184)에 나타나는 n APC 비트들 중 하나이면, 오차 계수기(207)는 모든 해독 APC 비트가 발생됨에 따라 위상 T1의 APC 클록펄스에 의해 클록될 것이다. 계수기(207)로 가는 선로(101)의 테이프 방향 입력이 낮은 상태이면 계수기(207)의 계수는 매 클록펄스마다 감분되지만, 선로(101)가 높은 상태이면 계수기(207)의 계수는 증분된다. 계수기(207)의 계수가 n 또는 -n에 도달하면, 출력선호(230) 또는 출력선호(231)는 높은 상태로 세트되는데, 이들 선로는 OR 게이트(210)로의 입력이 된다. 선로(230)과 (231) 가운데 어느 하나가 높은 상태로 되면, OR 게이트(210)의 출력선호(211) 역시 높은 상태로 세트되면서 그 선로는 OR 게이트(204)에 논리 1 입력을 제공하여 그 출력 선호(208)가 높은 상태로 가고 선로(132) 상의 리세트 신호도 통과시키는 OR 게이트(204)를 통해 오차 계수기(207)를 0으로 리세트한다. 따라서, 해독 APC 비트가 전진 또는 후진 테이프 이동에서 예상값과 일치하지 않았고, 예상 APC 비트가 잘못 해독된 비트를 대신해서 시프트 레지스터(184)에 공급되었고, 그 후의 테이프 이동에 의해 치환된 비트가 n개의 연속 클록펄스에 의해 시프트 레지스터(184)로부터 클록되었으면 오차계수기(207)는 0으로 리세트된다. 선로(211)의 높은 값 역시 OR 게이트(221)로 입력되는데, OR 게이트(221)의 출력 선로는 높은 상태로 가서 래치(202)를 리세트한다. [OR 게이트(221)로의 다른 입력은 리세트 선로(132)를 통한다] 그 결과로서 나타나는 래치(202)로부터의 선로(220)의 낮은 상태 출력은 선로(214)를 거쳐 AND 게이트(213)로 입력되는데, AND 게이트(213)는 이제 위상 T1의 APC 클록펄스를 계수기(207)로 전송하지 않는다. AND 게이트(203)는 그 선로(220)에서의 입력이 낮은 상태이기 때문에 역시 무능화되어 있고, 위상 T2의 APC 클록펄스는 더이상 선로(129)로 통과할 수 없다. 따라서, 틀린 해독 APC 비트는 예상 APC 비트로 대체될 수 있고, 시프트 레지스터(184)의 n비트 APC 코드는 다음 n 해독 APC 비트들이 그 예상값들과 일치하는 경우 보존된다. 래치(202)의 출력(220)은 위상 T2의 관련된 APC 클록펄스 기간동안에 낮은 상태가 되기 때문에 최초 무효 APC 비트에서는 무효 APC 선로(129)에 출력이 나타나지 않는다. 그러나 제 11 도의 회로는 이 시스템을 리세트하도록 만든 선로(129)의 무효 APC 플랙을 출력시킴으로써 l워드의 n APC 비트의 두번째 롤린 APC 비트에 응답한다. 이전의 오차가 검출되었고 치환 APC 비트가 아직 시프트 레지스터(184)에 남아있다면, 래치(202)의 출력 선호(220)는 높은 상태로 세트되고 AND 게이트(203)를 허가한다. 제 2 오차가 나타나면, AND 게이트(203)로 가는 입력 선호(201)는 다시 높은 상태로 가서 무효 APC 출력선로를 높은 상태로 세트하고 시스템을 리세트 상태로 만든다. 이러한 방법으로 제 11 도의 회로는 n비트 시퀀스의 단일 APC 비트 오차로부터는 회복할 수 있으나, 같은 시퀀스에서 제 2 의 오차가 나타나 제 9 도의 결정 논리에 리세트를 일으키면 리세트된다.

선로(144)에서 방향전환이 없다고 가정하면, 선로(192)의 위상 T2의 입력 APC 클록펄스는 AND 게이트(191)와 선로(190)를 통해 시프트 레지스터(184)의 클록 입력(195)으로 통과하는데, 시프트 레지스터(184)의 선로(196)의 n-APC 감지 비트 출력은 비교기(197)로 가는 한 입력을 형성하고, 비교기(197)의 다른입력(200)은 시프트 레지스터(164)에 발생된 APC 코드의 현재값이다. 비교기(197)로부터의 출력선호(152)는 해독기 또는 PRBG 시프트 레지스터(164)의 발생 APC 코드가 레지스터(184)의 감지 및 해독 APC 비트의 시퀀스와 일치할 때 낮은 상태가 되고, 선로(155)로부터의 시스템 클록킹과 선로(142)로부터의 APC 클록킹 사이에서 선로(158)의 클록펄스를 토글하는 게이트(151)로의 입력을 제공한다. 그에 따라서 APC 해독 시프트 레지스트(164)는 일치가 얻어질 때까지 시스템 클록펄스에 의해 빠르게 클록되고 그 이후에는 비교기(197)에서의 일치가 유지되는 경우 입력 APC 비트가 있을 때만 상태 변화를 한다.

국부 상태와 APC 레벨 모두에서 유효 변이가 감지되었다고 가정하면, 래치(63)의 상태 계수 출력과 APC 계수기(161)내의 값은 입력 포트(11)를 통해 마이크로프로세서(12)로 보내지고 이들은 위치분석 프로그램에 의해 조합되어 케이싱(6)에 대한 테이프(1)의 위치를 유도하게 되는데, 이 위치는 표시 RAM(18)을 통해 액정 표시 장치(23)로 출력된다.

Claims (10)

1. 판독수단과, 상대적으로 이동가능한 부재로서 길이방향으로 교번 마킹들의 시퀀스에 의해 규정된 위치트랙이 연속으로 만들어져 있는 부재로 구성된 변위 측정 장치로서, (a) 상기 교번마킹들은, 소수의 엘레멘트로 구성된 시이드(seed)에서의 반복적인 동작의 결과인 의사 랜덤 시퀀스로 여러값들을 기록하고, 상기 시퀀스는, 상기 시이드의 길이와 적어도 동일한 길이의 일군의 연속적인 마킹들이 상기 시퀀스의 단일 위치에서 나타나, 상기 트랙으로부터 판독되고 상기 시이드와 적어도 동일한 길이를 갖는 일군의 연속적인 마킹들이 상기 판독 수단과 상기 부재의 절대위치를 결정하도록 하는 특징을 가지고 있으며, (b) 상기 판독수단은, 각 마킹내의 다른 위치들에 응하도록 배열된 적어도 3개의 센서들을 가지고 있으며 상기 마킹들의 패턴과 센서들의 위치는 상기 부재가 상기 센서 수단에 대해 상대적으로 어떤 변위 간격으로 이동할 때 마디 센서 하나만이 상태변화를 하도록 배열되어 있고, 상기 상태들은 상기 부재를 따라, 해독 논리에 의해 인식가능한 교번 시퀀스들내에 연속적으로 일어나는데, 상기 해독 논리에는 어느 시퀀스가 추종되었는가에 따라 교번 마킹들 중 하나에 해당하는 논리값으로 연속 상태들이 공급되는 변위 측정 장치.
2. 제 1 항에 있어서, 상기 의사 랜덤 시퀀스는 피드백 시프트 레지스터를 클록시킴으로써 구해진 선형 2진 시퀀스의 적어도 일부인 변위 측정 장치.
3. 제 2 항에 있어서, 인식된 마킹들은 해독 논리에 입력되고 해독 논리는, 상기 판독수단에 의해 인식된 연속 마킹들에 해당하는 논리값들이 클록되며, 길이가 적어도 상기 시이드와 같은 제 1 시프트 레지스터 수단, 클록되었을 때 의사 랜덤 시퀀스를 재생하는 제 2 시프트 레지스터 수단, 제 1 및 제 2 시프트 레지스터의 상태들의 관계를 검출하는 비교기 수단, 상기 비교기 수단의 출력 상태에 응답하여 상기 관계가 검출될 때까지, 또한 마킹에 해당하는 논리값들이 인식될 때 제 1 및 제 2 시프트 레지스터들을 클록시키면서 상기 관계가 유지되는 동안 제 2 시프트 레지스터 수단을 빠르게 클록시키는 수단, 및 제 2 시프트 레지스터 수단에 공급된 클록펄스들을 계수하는 계수기 수단으로 구성되는 변위 측정 장치.
4. 제 3 항에 있어서, 방향 제어 논리가 상기 센서들의 연속한 상태들로부터 판독 수단과 부재의 상대적 이동의 방향을 인식하고 상기 인식된 이동방향에 따라 상기 계수기가 계수하는 방향을 변경하는 변위 측정 장치.
5. 제 3 항 또는 제 4 항에 있어서, 상기 관계가 유지되는 동안 제 2 시프트 레지스터는 다음 예상 마킹에 해당하는 논리값을 공급하고, 제 2 비교기 수단은 상기 테이프에 판독된 마킹을 나타내는 입력 논리값이 상기 예상값과 일치하는지를 검출하고, 오차 처리 논리는, (a) 상기 관계가 유지되는 동안 상기 논리값이 제 1 시프트 레지스터 수단으로 가도록 허용하고 제 1 및 제 2 시프트 레지스터 수단들이 클록될 수 있게 허가하고, (b) 상기 관계가 존재하지 않는 처음의 표시가 있을 때 상기 예상 마킹에 해당하는 논리값을 제 1 시프트 레지스터 수단으로 가도록 허용하고 제 1 및 제 2 시프트 레지스터 수단들이 클록될 수 있게 허가하고 오차로 작동되는 계수기 수단이 입력 논리값들을 어떤 한계까지 계수하도록 허가하고 (c) 상기 관계가 존재하지 않는 두번째 표시가 있을 때 상기 한계내에서 제 1 및 제 2 시프트 레지스터 수단의 리세트를 일으키는, 변위 측정 장치.
6. 제 1 항에 있어서, 상기 위치가 쌍엔코더 트랙을 규정하는 마크들과 간격들로 형성되고, 조명 수단이 엔코더 트랙들을 조명하고, 한세트의 광전센서가 적어도 3개의 출력으로 된 국부 패턴을 제공하고, 광전센서들의 출력들이 공급되는 아날로그 처리수단이 그 출력 신호들을 별개로 채널들로 조절하고, 조절된 신호가 공급되는 피크 검출기 수단이 최고 신호 레벨을 감쇠기 수단을 통해, 최고 레벨에 가까운 레벨의 신호는 논리 l로 통과하고 보다 낮은 레벨의 신호는 논리 0으로 통과하도록 배열된 비교기 수단으로 통과시키고, 피크 검출기 수단으로부터의 제어 신호가 공급되는 전원수단이 상기 조명수단이 밝기를 조정하고, 타이밍 및 제어논리가 상기 전원수단에 펄스를 발생시켜 상기 조명수단으로부터 빛을 펄스로 제공하고, 상기 타이밍 및 제어 논리로부터의 클록펄스가 공급되는 출력 래치 수단이 상기 광전센서 상태들과 데이터 레디 출력에 해당하는 논리값들을 수신하는 변위 측정 장치.
7. 제 1 항에 있어서, 각 시퀀스의 상태들은 2진 코드를 규정하며, 이때 시퀀스의 각 상태가 그 이웃들과 달라, 한쌍의 인접상태들 사이의 변이가 마킹의 논리값, 그 사이에서 변이가 일어난 상태 시퀀스의 위치들 및 부재가 이동한 방향을 결정하도록 하고, 해독 논리는 감지된 상태들이 쌍으로 공급되는 현재 국부상태 레지스터 수단과 최종 국부상태 레지스터 수단을 포함하고, 상기 현재 및 최종 국부 상태 레지스터의 값들은, 상기 국부 상태들을 해독하는 역할을 하고 연속 국부 상태들이 유효 국부상태 변이를 한정하는지의 여부를 결정하고 상기 상태 시퀀스내의 인덱스를 결정하고 상기 부재의 이동방향을 결정하고 그 변이에 해당하는 마킹을 결정하는 출력들을 제공하는 해독 수단에 공급되는 변위 측정 장치.
8. 제 7 항에 있어서, 상기 해독 논리가, (a) 판독되고 있는 시퀀스로 전진 및 후진변이를 계수하고 상기 부재의 방향과 이동된 거리를 나타내는 차이 출력을 제공하고, (b) 상기 마킹의 논리 1과 논리 0 값을 가진 변이들을 계수하고 상기 계수들에서의 차이에 따라 절대 해독 마킹값을 출력하고, (c) 감지된 국부상태 시퀀스에서 오차가 나타난 때 플랙시키는 변위 측정 장치.
9. 제 8 항에 있어서, 상기 해독 논리는 상기 국부 상태 시퀀스가 올바로 해독된 가능성이 50%일 때 플랙시키고, 예상 마킹에 해당하는 논리값이 플랙된 오차 없이 제 1시프트 레지스터 수단으로 가도록 허용되는 변위 측정 장치.
10. 제 9 항에 있어서, 상기 해독 논리는 인식된 마킹들 사이의 상기 부재의 위치를 미세하게 나타내는데 이용될 수 있는 현재 감지된 마킹내의 부재의 위치를 나타내는 국부상태 계수를 공급하는 변위 측정 장치.

Images