[go: up one dir, main page]

KR950010567B1 - 반도체장치의 출력단회로 - Google Patents

반도체장치의 출력단회로 Download PDF

Info

Publication number
KR950010567B1
KR950010567B1 KR1019920020208A KR920020208A KR950010567B1 KR 950010567 B1 KR950010567 B1 KR 950010567B1 KR 1019920020208 A KR1019920020208 A KR 1019920020208A KR 920020208 A KR920020208 A KR 920020208A KR 950010567 B1 KR950010567 B1 KR 950010567B1
Authority
KR
South Korea
Prior art keywords
output
node
level
equalization
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019920020208A
Other languages
English (en)
Other versions
KR940010088A (ko
Inventor
정철민
서영호
Original Assignee
삼성전자주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 김광호 filed Critical 삼성전자주식회사
Priority to KR1019920020208A priority Critical patent/KR950010567B1/ko
Priority to JP27143393A priority patent/JP3805802B2/ja
Priority to US08/143,895 priority patent/US5384736A/en
Publication of KR940010088A publication Critical patent/KR940010088A/ko
Application granted granted Critical
Publication of KR950010567B1 publication Critical patent/KR950010567B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048Data bus control circuits, e.g. precharging, presetting, equalising
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits

Landscapes

  • Dram (AREA)
  • Logic Circuits (AREA)
  • Static Random-Access Memory (AREA)
  • Electronic Switches (AREA)

Abstract

내용 없음.

Description

반도체장치의 출력단회로
제 1 도는 일반적인 메모리 쎌의 데이타를 출력하기 위한 출력버퍼의 회로도.
제 2 도는 제 1 도의 각부 동작 파형도.
제 3 도는 본 발명에 의한 메모리 쎌의 데이타를 출력하기 위한 출력버퍼의 회로도.
제 4 도는 본 발명의 문턱전압조절회로와 이의 로드라인을 나타내는 그래프.
제 5 도는 제 3 도의 각부 동작파형도.
본 발명은 반도체 메모리 장치의 출력단회로에 관한 것으로, 특히 최종적으로 증폭된 출력의 등화레벨과 출력버퍼의 문턱전압 사이의 차를 보상하기위한 회로에 관한 것이다.
반도체 메모리 장치의 쎌의 데이타를 외부로 전송시키는 과정은, 먼저 워드라인 및 비트라인의 선택에 의해 읽기동작 또는 쓰기동작을 수행하고, 이에 의해 상기 데이타는 독출되거나 기입된다. 이때 쎈스앰프는 데이타를 증폭시킨다. 상기 증폭된 데이타는 출력버퍼를 거쳐 칩 외부로 출력된다.
제 1 도는 일반적인 메모리 쎌의 데이타를 출력하기 위한 출력버퍼의 회로도이다. 메모리쎌의 데이타는 최종증폭기를 통해 증폭된다. 상기 출력 각각은 한쌍의 선택제어신호 MSi,의 제어를 받는 4개의 모오스 트랜지스터로 구송된 회로에 입력된다. 상기 회로는 두개의 피모오스 트랜지스터와 2개의 엔모오스 트랜지스터로 구성되며, 전원전압단(Vcc)에 피모오스 트랜지스터가 연결되고 접지전압단(Vss)에는 엔모오스 트랜지스터가 연결된다. 선택 제어신호가 논리 "하이"가 되고, 제 1 라인 1의 데이타가 논리 "하이"이고, 제 2 라인 i의 데이타가 논리 "로우"이면, 제 1회로 3의 전원전압단 및 접지전압단에 연결된 피모오스 트랜지스터와 엔모오스 트랜지스터는 턴온되고, 상기제 1 라인 1의 데이타에 연결된 피모오스 및 엔모오스 트랜지스터는 각각 턴오프, 턴온되어 제 1노드 no1에는 논리 "로우"의 신호가 도달된다. 같은 방법으로 제 2노드에는 논리 "하이"의 신호가 도달된다. 그런데 데이타의 쎈싱속도를 증가시키기 위해, 초기 상태의 상기 제 1노드 no1와 제 2노드사이에 채널이 연결된 트랜지스터의 게이트에 어드레스천이 검출펄스(PEQ : 등화신호)를 인가하여 등화된 상태이다. 다음 버퍼 인에이블신호 PIO가 논리 "로우"일 때는 제1 및 제 2 출력버퍼가 논리 "하이"를 출력하므로, 인버터를 통과한 후의 제 3노드 no2 및 제 4노드는 논리 "로우"가 된다. 이로인해 출력단의 엔모오스 트랜지스터 19는 턴오프되어 출력 플로팅상태가 된다.
그러나 상기 신호 PIO가 논리 "하이"라면, 제1 및 제 2 출력버퍼 13, 15의 출력전위는 각각 "하이" 및 "로우"가 되어 상기 출력단의 엔모오스 트랜지스터 17, 19중에서 접지전압단에 연결된 트랜지스터 19만이 턴온되어 논리 "로우"의 최종결과를 출력한다 즉, 제 1 노드 no1 및 제 2 노드의 전위가 제 3 노드 no2 및 제 4 노드에 전달된다.
그런데 제 1 노드 no1 및 제 2노드의 등화레벨이 출력버퍼의 문턱전압과 일치하지 않을 경우에는 문제점이 발생하는데, 이를 제 2 도(a) 및 (b)도를 참고로 설명한다. 먼저 제2(a)도에 도시된 바와 같이, 등화레벨이 출력버퍼의 문턱전압보다 높은 경우에 대해 살펴보자. 등화레벨이 상기 출력버퍼의 문턱전압보다 높게되므로 제 1 노드 no1 및 제 2 노드의 상호 상보적인 전위가 충분히 벌어지지 못하면 입력 모두가 논리 "하이"로 인식하는 경우가 발생된다. 이때 신호 PIP가 논리 하이"이면 트랜지스터 17 및 트랜지스터 19가 턴온됨에 따라 결과적으로 반도체장치가 오동작하게 된다. 다음 데이타의 등화레벨이 출력버퍼의 문턱전압보다 낮을 경우는 제2(b)도에 도시되어 있다. 출력버퍼의 문턱전압이 데이타의 등화레벨보다 더 낮으므로 제 1 노드 no1 및 제 2 노드중의 어느 하나가 "하이"레벨로 인식되기까지는 소정의 시간이 필요하게 된다. 따라서 신호 PIO가 논리 "하이"일 때 데이타 출력버퍼가 정상적으로 동작하는 시간이 지연되어 전체적인 동작속도의 감소를 초래한다. 제2A도와 제2B도의 출력 간격(지연시간)을 표현한 L은 보통 2ns이다. 그런데 쎈싱출력의 등화레벨은 각 회로의 공정에 대해 가변적이므로 쎈싱데이타의 등화레벨과 상기 데이타를 입력하는 출력버퍼의 문턱전압을 일치시키는 것은 극히 어렵게 된다.
따라서, 본 발명의 목적은 독출 동작시 오동작이 방지되고 출력 속도가 고속으로 이루어지는 반도체 메모리 장치의 출력단회로를 제공함에 있다.
본 발명의 다른 목적은 출력단회로의 입력전압 등화레벨에 상관없이 고속 출력 동작을 가지는 반도체 메모리 장치의 출력단회로를 제공함에 있다.
본 발명의 또 다른 목적은 입력되는 한 쌍의 신호의 등화레벨과 출력단 회로 자체의 문턱전압에 상관없이 고속 출력동작을 가지는 반도체 메모리장치의 출력단회로를 제공함에 있다.
본 발명의 또 다른 목적은 입력동작시 글라치현상이 방지되고, 출력동작시 속도 지연시 최소화되는 반도체 메모리 장치의 출력단회로를 제공함에 있다.
이러한 본 발명의 목적들을 달성하기 위해 본 발명은, 등화 트랜지스터가 최종 쎈스증폭기의 출력의 제1 및 제 2 노드에 연결된 반도체 메모리장치에 있어서, 상기 등화 트랜지스터에 의한 데이타의 등화레벨과 출력버퍼의 문턱전압을 서로 일치시키는 한쌍의 수단을 상기 센스증폭기와 출력버퍼와의 사이에 적어도 구비하는 출력단회로임을 특징으로 한다. 상기 수단은 데이타 출력버퍼의 트랜지스터 크기와 그 크기 및 피/엔 접합의 크기가 같으면 본 발명의 목적은 달성된다. 상기 수단은, 하나의 트랜지스터와 하나의 논리게이트로 구성되며, 상기 논리게이트는 상기 쎈스증폭기의 제 1 출력노드(또는 제 2 출력노드)의 신호와 전원전압레벨(Vcc) 또는 접지전압레벨의 칩인에이블신호 CS를 받아 동작한다. 상기 트랜지스터는 등화신호 PEQ의 제어를 받으며, 제 1 출력노드와 상기 논리게이트의 출력과의 사이에 그의 채널을 형성한다.
제 3 도 및 제 4 도(a), (b)를 참고로 본 발명을 상세히 설명한다. 최종 쎈스증폭기로부터의 한쌍의 신호는 제1 및 제 2 출력버퍼의 일단에 입력되고, 동시에 문턱전압 조절수단에 연결된다. 등화 트랜지스터는, 엔모오스 트랜지스터로 구성되고 게이트로 등화신호를 받고 채널이 상기 각 출력버퍼 입력의 일단들 사이에 형성된다. 여기서 상기 등화 트랜지스터는 엔모오스 트랜지스터로 실시되었지만, 이는 PEQ신호의 로직 조정에 의해 피모오스 트랜지스트로 실시할 수도 있다. 상기 조절수단은 한쌍의 제 1 출력노드 및 제 2출력노드에 연결되며, 모오스 트랜지스터와 출력단에 사용된 출력버퍼의 크기 및 피/엔 비율의 크기와 같은 논리게이트를 사용한다. 제 3 도의 실시예에서는 하나의 엔모오스 트랜지스터와 하나의 낸드게이트로 이루어졌다. 상기 낸드게이트는 제 1 출력노드(제 2 출력노드)의 전위와 전원전압레벨의 칩인에이블신호를 입력받는다. 상기 엔모오스 트랜지스터는 상기 등화신호의 제어를 받으며 제 1 출력노드(제 2 출력노드)와 상기 낸드게이트의 출력과의 사이에 형성된 채널을 갖는다.
동작을 살펴보면, 등화신호 PEQ가 논리 "하이가 되면 등화 트랜지스터 11가 턴온되고 제1 및 제 3 문턱전압조절수단의 엔모오스 트랜지스터 21, 33가 턴온된다. 제 1 노드의 전위 no1은 제 1 문턱전압조절수단의 낸드게이트 25의 일입력이됨과 동시에 제 1 출력버퍼 13의 일입력이 된다. 그런데 등화신호 PEQ가 인에이블되는 동안에는 버퍼인에비블신호 PIO는 디스에이블되어 출력버퍼 13, 15는 동작하지 않는다. 마찬가지로 제 2 문턱전압조절수단의 낸드게이트 27 및 제 2 출력버퍼 15도 제 2 노드의 전위를 입력받게 된다. 여기서 등화에 의해 상기 제 1노드 no1와 제 2 노드의 전위는 같은 레벨이다. 칩인에이블신호 CS가 논리 "하이"가 되면, 낸드게이트 25, 27는 동작하게 된다. 제 1 낸드게이트 25 및 제 2 낸드게이트 27의 출력이 엔모오스 트랜지스터 21, 23를 통해 제 1 노드 및 제 2 노드에 연결된다. 따라서, 엔모오스 트랜지스터 21, 23의 로드라인 a과 낸드게이트 25, 27의 로드라인 b가 만나는 점이 제 1 노드 no1 및 제 2 노드의 최종전위가 된다. 상세히 살펴보면, 낸드게이트 25(27)의 입력은 칩인에이블신호 CS와 제1(제 2)노드의 전위인데, 제 1노드 no1의 전위가 변수가 된다. 제 1 노드 no1의 전위가 낸드게이트의 논리 "문턱전압" 이하의 레벨로 공급될 시에는 그 출력은 논리 "하이"가 되고, 문턱전압을 초과하면, 그 출력은 논리 "로우"이 신호가 출력된다. 즉 낸드게이트의 로드라인은 문턱전압 주위에서 급격히 변한다. 반면, 엔모오스 트랜지스터는 게이트로 등화신호 PEQ를 입력받은 상태이므로 등화시에는 항상 턴온상태에 있으므로 입력에 대해 출력은 선형적으로 비례한다. 그러나 엔모오스 트랜지스터의 출력과 낸드게이트의 출력이 연결되므로, 낸그게이트의 논리 "문턱전압" 이하로 인한 출력이 논리 "하이"일 때는 논리 "하이"의 출력이 엔모오스 트린지스터를 거쳐 낸드게이트의 입력(제 1 노드의 전위) 레벨을 상승시킨다. 이러한 과정은 입력전압이 문턱전압의 레벨까지 상승될 때까지 계속된다. 입력전압이 문턱전압이 되면, 낸드게이트의 출력은 논리 "로우"가 된다.
따라서, 입력전위는 더 이상 상승되지 않게 된다. 즉 제1노드 no1의 전위는 낸드게이트의 문턱전압레벨에서 결정된다.
전술한 바와 같이, 제4(b)도에 도시된 것과 같이, 로드라인 a와 로드라인 b은 낸드게이트의 문턱전압에서 만나며, 이 교점의 전위가 제1 및 제 2 노드의 등화레벨이 된다. 그런데 낸드게이트 25, 27와 출력버퍼 13, 15의 크기 및 피/엔 비율의 크기가 같으므로, 출력버퍼의 문턱전압과 낸드게이트의 문턱전압은 같게 된다. 결과적으로, 제 1노드 no1 및 제 2노드의 등화레벨과 출력버퍼의 논리적인 "문턱전압"은 일치하게 된다. 등화레벨의 결정후 데이타의 전달시에는 등화신호 PEQ는 디스에이블되고 버퍼인에이블신호 PIO는 인에이블되고 등화신호 및 칩인에이블신호도 디스에이블되어 제 1노드 no1 및 제 2 노드는 출력버퍼의 논리 "문턱전압"레벨로 고정된다. 증폭기로부터 출력된 데이타는 제 1 노드 no1 및 제 2 노드에 전달된다.
그런데 출력버퍼의 논리 문턱전압과 제 1노드 no1 및 제 2노드의 등화레벨이 일치하므로 데이타전달시의 제 1노드 no1 및 제 2 노드의 전위는 한쪽이 논리 "하이"로 인식되면 다른 한쪽은 반드시 논리 "로우"로 인식되므로 풀업 트랜지스터 17와 풀다운 트랜지스터 19중의 어느 하나만 동작하게 된다. 따라서 제 2 도(a)에서와 같은 글리치현상은 나타나지 않는다. 또한 제2B도와 비교하여, 출력버퍼 13, 15의 어느 한쪽을 논리 "하이"로 인식하기 위한 시간이 불필요하게 된다. 이를 제 5 도에 표시하였다.
본 발명의 실시예에서는 문턱전압조절수단으로 엔모오스 트랜지스터와 낸드게이트로 한정하여 설명하였다. 그러나 출력버퍼의 문턱전압과 같은 문턱전압을 갖기만 한다면 노아게이트, 앤드게이트 및 오아게이트나 인버터수단을 사용할 수도 있다. 문턱전압의 논리게이트인 낸드게이트 대신에 앤드게이트를 사용할시에는 칩인에이블신호는 전원전압레벨의 신호이나 노아게이트나 오아게이트를 사용할 시에는 칩인에이블신호 CS가 접지전원레벨의 논리 "로우"의 신호를 사용한다. 또한 상기 제 4 도(a) 낸드게이트의 출력단에 엔모오스 트랜지스터가 연결되어 있으나, 이것 대신 피모오스 트랜지스터나 씨모오스 트랜지스터를 사용할 수도 있다. 이때의 트랜지스터는 등화시에 턴온된 상태이어야 한다.
본 발명의 문턱전압조절회로를 출력버퍼와 쎈스증폭기의 사이에 배치하였으나, 펄스에 의해 등화되는 신호를 입력하는 회로의 입력단에는 본 발명을 사용할 수 있어, 쎈스증폭기와 쎈스증폭기 사이 또는 쎈스증폭기와 멀티플렉서와의 사이에도 연결되어 사용될 수도 있다.
전술한 바와 같이, 본 발명에 의해 소정 펄스에 의한 노드의 등화레벨이 공정조건에 따라 변하여도, 상기 등화레벨은 상기 등화레벨을 입력하는 출력버퍼회로의 논리문턱전압레벨로 일치되어, 전체적인 쎈싱속도의 감소없이 칩의 오동작을 방지하는 효과가 있다.

Claims (5)

  1. 메모리셀의 데이타를 증폭하는 증폭기로부터의 제1 및 제 2 데이타가 전달되는 제1 및 제 2 노드와, 상기 제 1 노드와 제 2 노드의 사이에 연결되고 등화신호에 의해 동작되어 상기 제1 및 제 2 노드의 전위를 등화시키는 등화 트랜지스터와, 상기 제1 및 제 2 노드에 각각 연결되고 상기 등화 트린지스터에 의한 등화레벨이 한 입력으로 연결되며 버퍼인에이블신호를 타입력으로 연결하는 제1 및 제 2 출력버퍼를 가지는 반도체메모리 장치에 있어서, 칩인에이블신호와 상기 등화된 레벨의 제 1 노드 및 제 2 노드에 입력이 연결된 논리게이트수단과, 상기 등화된 레벨에 의해 제어되고 채널인 상기 제 1 노드 및 제 2 노드와 상기 논리게이트수단의 출력과의 사이에 형성되는 트랜지스터 수단으로 구성된 한쌍의 조절수단을 구비하여, 상기 등화레벨을 상기 제1 및 제 2 출력버퍼의 문턱전압에 대응하여 일정하게 출력함을 특징으로 하는 출력단회로.
  2. 제 1 항에 있어서, 상기 조절수단은, 상기 등화레벨을 상기 출력버퍼의 논리문턱전압과 같게함을 특징으로 하는 출력단회로.
  3. 제 1 항에 있어서, 상기 논리게이트수단은 그의 크기 및 피/엔접합비가 상기 출력버퍼와 같음을 특징으로 하는 출력단회로.
  4. 제 3 항에 있어서, 상기 논리게이트수단은, 전원전압레벨의 칩인에이블신호를 입력하는 낸드게이트 또는 앤드게이트로 구성함을 특징으로 하는 출력단회로.
  5. 제 3 항에 있어서, 상기 논리게이트수단은 접지전압레벨의 칩인에이블신호를 입력하는 노아게이트 또는 오아게이트로 구성함을 특징으로 하는 출력단회로.
KR1019920020208A 1992-10-30 1992-10-30 반도체장치의 출력단회로 Expired - Fee Related KR950010567B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019920020208A KR950010567B1 (ko) 1992-10-30 1992-10-30 반도체장치의 출력단회로
JP27143393A JP3805802B2 (ja) 1992-10-30 1993-10-29 半導体メモリ装置のデータ出力回路
US08/143,895 US5384736A (en) 1992-10-30 1993-11-01 Data output circuit of a semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920020208A KR950010567B1 (ko) 1992-10-30 1992-10-30 반도체장치의 출력단회로

Publications (2)

Publication Number Publication Date
KR940010088A KR940010088A (ko) 1994-05-24
KR950010567B1 true KR950010567B1 (ko) 1995-09-19

Family

ID=19342136

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920020208A Expired - Fee Related KR950010567B1 (ko) 1992-10-30 1992-10-30 반도체장치의 출력단회로

Country Status (3)

Country Link
US (1) US5384736A (ko)
JP (1) JP3805802B2 (ko)
KR (1) KR950010567B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07220478A (ja) * 1994-01-26 1995-08-18 Fujitsu Ltd データ出力回路及び半導体記憶装置
JPH087573A (ja) * 1994-06-14 1996-01-12 Mitsubishi Electric Corp 半導体記憶装置と、そのデータの読出および書込方法
KR100223747B1 (ko) * 1995-12-28 1999-10-15 김영환 고속 저잡음 출력 버퍼
JPH09190692A (ja) * 1996-01-09 1997-07-22 Mitsubishi Electric Corp 半導体記憶装置
KR100207497B1 (ko) * 1996-08-30 1999-07-15 윤종용 반도체장치의 신호 발생회로
JP3716080B2 (ja) * 1997-08-28 2005-11-16 エルピーダメモリ株式会社 半導体記憶装置の出力回路
JP3350411B2 (ja) * 1997-09-24 2002-11-25 沖電気工業株式会社 半導体記憶装置の出力回路
US7289374B2 (en) * 2004-07-01 2007-10-30 Infineon Technologies Ag Circuit and method for adjusting threshold drift over temperature in a CMOS receiver
US7751218B2 (en) * 2006-07-14 2010-07-06 International Business Machines Corporation Self-referenced match-line sense amplifier for content addressable memories
US7724559B2 (en) * 2006-07-14 2010-05-25 International Business Machines Corporation Self-referenced match-line sense amplifier for content addressable memories

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62273694A (ja) * 1986-05-22 1987-11-27 Sony Corp センスアンプ
JPH04297119A (ja) * 1990-09-28 1992-10-21 Toshiba Corp 半導体集積回路

Also Published As

Publication number Publication date
JP3805802B2 (ja) 2006-08-09
US5384736A (en) 1995-01-24
JPH06208793A (ja) 1994-07-26
KR940010088A (ko) 1994-05-24

Similar Documents

Publication Publication Date Title
US6703871B2 (en) Amplifier for use in semiconductor integrated circuits
US5844845A (en) Data read circuit for use in semiconductor storage apparatus of CMOS memory
EP0639000B1 (en) Flip-flop type amplifier circuit
KR100190763B1 (ko) 차동 증폭기
KR890003488B1 (ko) 데이터 전송회로
JPH06132747A (ja) 半導体装置
KR0179793B1 (ko) 반도체 메모리의 센스 앰프 출력 제어 회로
US5369315A (en) High speed signal driving scheme
US5880624A (en) Constant potential generating circuit and semiconductor device using same
KR950010567B1 (ko) 반도체장치의 출력단회로
US5517142A (en) Output buffer with a reduced transient bouncing phenomenon
US5506522A (en) Data input/output line sensing circuit of a semiconductor integrated circuit
EP0263547B1 (en) Semiconductor memory circuit having a fast read amplifier tristate bus driver
US6166969A (en) Method and apparatus for a level shifter for use in a semiconductor memory device
US5654664A (en) Input buffer circuit for a semiconductor memory
US5715204A (en) Sense amplifier with hysteresis
JPH0289292A (ja) 半導体メモリ
US5260904A (en) Data bus clamp circuit for a semiconductor memory device
US5646892A (en) Data reading circuit
JPH0241114B2 (ko)
US5424982A (en) Semiconductor memory device having two different output buffers for one output terminal
US6011739A (en) Semiconductor memory
US6917550B2 (en) Semiconductor memory device
US6087887A (en) Signal routing circuits having selective high impedance and low impedance output states
JP3968818B2 (ja) アンプ

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

FPAY Annual fee payment

Payment date: 20090914

Year of fee payment: 15

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 15

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20100920

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20100920

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000